Název: Transformace jazyka C do VHDL
Překlad názvu: Transformation from C to VHDL Language
Autoři: Mecera, Martin ; Kolář, Dušan (oponent) ; Masařík, Karel (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2010
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Práce popisuje proces transformace chování procesoru popsaného v jazyku C do jazyku VHDL. Jednotlivé kroky automatizované transformace jsou porovnány oproti manuálnímu návrhu procesoru. Práce vyzdvihuje výhody vnitřní reprezentace programu ve formě grafu. V práci jsou uvedeny optimalizace založené na několika faktorech. Jedním z nich jsou algebraické úpravy výrazů. Vhodnou aplikací vlastností matematických operátorů - asociativity, komutativity a distributivity - lze snížit dobu výpočtu nebo omezit prostorovou náročnost výpočtu. Zvláštní pozornost je věnována optimalizacím, které využívají paralelizmus dílčích výpočetních operací k plánování. Jsou diskutovány algoritmy plánování omezeného časem a prostorem. Práci uzavírá kapitola o alokaci zdrojů. The thesis describes the process of transformation of the behavior of processor described in C language into VHDL language. Individual steps of automatized transformation are compared to manual design of processor. The thesis highlights advantages of the internal representation of program in the form of graph. Optimizations based on various factors are introduced in this thesis. One of them are algebraic modifications of expressions. The time of computation or space requirements of the circuit can be lowered by proper aplication of properties of math operators - associativity, comutativity and distributivity. Special attention is payed to optimizations, that make use of parallelism of operations for the process of planning. Algorithms of time-constrained scheduling and resource-constrained scheduling are discussed. The end of this thesis is devoted to resource allocation.
Klíčová slova: alokace; graf; jazyk C; jazyk ISAC; jazyk VHDL; optimalizace; paralelizmus; plánování; procesor; transformace; allocation; C language; graph; ISAC language; optimization; paralelism; processor; transformation; VHDL language

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/54292

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-237149


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce