|
|
Načítání a tisk ASCII čísel v FPGA
Závodník, Tomáš ; Zachariášová, Marcela (oponent) ; Bartoš, Václav (vedoucí práce)
Tématem této práce je otázka zpracování dekadických čísel binárními hardwarovými jednotkami. Použití specializovaného hardware pro tento účel je problematické zejména z důvodu nekompatibility obou číselných soustav. Práce je zaměřena konkrétně na dekadická čísla v pevné řádové čárce předávaná ve formě řetězců ASCII znaků a na technologii FPGA. Navrhovaným řešením je vytvoření hardwarových jednotek umožňujících sekvenční načítání a tisk dekadických čísel ve zmíněné podobě po jednotlivých číslicích. Náplní práce je představení vhodných algoritmů a popis realizace navrhovaných jednotek. Výsledkem je jejich efektivní, konfigurovatelná, přenositelná a znovupoužitelná implementace.
|
|
|
Hardwarově akcelerovaná funkční verifikace procesoru
Funiak, Martin ; Kajan, Michal (oponent) ; Zachariášová, Marcela (vedoucí práce)
Mezi aktuálně používané verifikační přístupy patří funkční verifikace. Při funkční verifikaci se ověřuje korektnost implementace počítačového systému vzhledem k specifikaci. Slabým místem v rámci přístupu funkční verifikace je její časová náročnost, na kterou má vliv pomalá softwarová simulace implicitně paralelních hardwarových systémů. V této práci je představeno řešení využívající hardwarovou akceleraci funkční verifikace procesoru. Úvodní kapitoly tvoří teoretický základ pro následující kapitoly, ve kterých se nachází analýza a výběr řešení, návrh verifikačního prostředí a implementační detaily. Závěr práce obsahuje testování výsledného produktu, zhodnocení výsledků práce a vyhlídky do budoucna.
|
|
|
Sada příkladů pro demonstraci práce s platformou Questa
Krajčír, Stanislav ; Kajan, Michal (oponent) ; Zachariášová, Marcela (vedoucí práce)
Tato bakalářská práce se zabývá prezentací práce s verifikační platformou Questa od společnosti Mentor Graphics při verifikaci číslicových obvodů. V úvodu práce jsou poskytnuty základní informace o principech verifikace založené na formálních tvrzeních. V rámci práce je uveden popis verifikačního nástroje Questa AutoCheck, který slouží k automatické kontrole obvodů a verifikačního nástroje Questa Formal, který slouží statické formální verifikaci číslicových obvodů. Na sadě příkladů užití jsou demonstrovány jednotlivé možnosti využití nástrojů při verifikaci konkrétního číslicového obvodu. V závěru práce jsou vyhodnoceny možnosti aplikace těchto nástrojů v praxi.
|
|
|
Hardware Accelerated Functional Verification
Zachariášová, Marcela ; Kotásek, Zdeněk (oponent) ; Kajan, Michal (vedoucí práce)
Functional verification is a widespread technique to check whether a hardware system satisfies a given correctness specification. The complexity of modern computer systems is rapidly rising and the verification process takes a significant amount of time. It is a challenging task to find appropriate acceleration techniques for this process. In this thesis, we describe theoretical principles of different verification approaches such as simulation and testing, functional verification, and formal analysis and verification. In particular, we focus on creating verification environments in the SystemVerilog language. The analysis part describes the requirements on a system for acceleration of functional verification, the most important being the option to easily enable acceleration and time equivalence of an accelerated and a non-accelerated run of a verification. The thesis further introduces a design of a verification framework that exploits the field-programmable gate array technology, while retaining the possibility to run verification in the user-friendly debugging environment of a simulator. According to the experiments carried out on a prototype implementation, the achieved acceleration is proportional to the number of checked transactions and the complexity of the verified system. The maximum acceleration achieved on the set of experiments was over 130 times.
|
|
| |
|
|
VHDL návrh řídicí jednotky robota určeného pro samočinný pohyb v bludišti
Podivínský, Jakub ; Strnadel, Josef (oponent) ; Zachariášová, Marcela (vedoucí práce)
V této práci je popsán návrh a implementace řídicí jednotky robota určeného pro samočinný pohyb v bludišti. Jedná se o exemplární systém, který je určen pro testování a ověřování metodik pro zajištění odolnosti proti poruchám. Součástí práce je uvedení do problematiky spolehlivosti číslicových systémů, především systémů založených na technologii programovatelných hradlových polí (FPGA). Práce se také zabývá představením technik pro zajištění odolnosti číslicových systémů proti poruchám, pozornost je věnována možnostem FPGA v této oblasti včetně představení možností využití částečné dynamické rekonfigurace.
|
|
|
Aplikace evolučního algoritmu při tvorbě regresních testů
Belešová, Michaela ; Kajan, Michal (oponent) ; Zachariášová, Marcela (vedoucí práce)
Cílem této diplomové práce je aplikace evolučního algoritmu při tvorbě a optimalizaci regresních testů. V teoretické části práce je popsána teorie spojená s funkční verifikací, verifikační metodikou, regresními testy a evolučními algoritmy. Dále je vytvořen návrh evolučního algoritmu, který umožní zredukovat počet testovacích vektorů vygenerovaných v procesu funkční verifikace za účelem tvorby optimalizovaných regresních testů. Vytvořený návrh je implementován a je na něm provedena sada experimentů. Dosažené výsledky jsou diskutovány.
|
|
|
Prostředí pro verifikaci DMA řadičů v jazyku SystemVerilog
Zachariášová, Marcela ; Martínek, Tomáš (oponent) ; Puš, Viktor (vedoucí práce)
V dnešních hardwarových návrzích se verifikační techniky používají pro ověřování funkcionality dílčích komponent i komplexních systémů. Tato bakalářská práce se zabývá verifikací DMA řadičů. Jsou popsány teoretické principy verifikace v jazyce SystemVerilog a činnost DMA - přenos dat přes sběrnici bez účasti procesoru. Následuje úvod do praktické části verifikace řadičů, těžištěm práce je návrh verifikačního prostředí a následně samotná verifikace a její výsledky.
|
|
| |
|
|
Informační systém pro Výzkumnou skupinu diagnostika
Vaďura, Pavel ; Zachariášová, Marcela (oponent) ; Čekan, Ondřej (vedoucí práce)
Tato práce pojednává o návrhu a implementaci informačního sytému pro výzkumnou skupinu. V práci jsou popsány základní technologie pro tvorbu informačního systému, jako je PHP, PHP frameworky, MySQL a jQuery. Další část práce pojednává o specifikaci, analýze, návrhu a implementaci reflektující požadavky výzkumné skupiny na funkcionalitu informačního systému.
|
host ::
RSS.