| |
|
Bezdrátové zabezpečovací zařízení
Matyáš, Jan ; Kočí, Radek (oponent) ; Hanáček, Petr (vedoucí práce)
Tato bakalářská práce se zabývá návrhem a realizací přenosného bezdrátového zabezpečovacího zařízení umožňující kontrolu hlídaného předmětu na dálku. Zařízení se skládá z řídícího modulu umožňující nastavení a informování o aktuálním stavu zařízení a měřících modulů, které s řídícím modulem komunikují bezdrátově v pásmu ISM. Zařízení je napájeno z baterií a je u něj vyžadovaná co možná nejvyšší výdrž na jedno nabití.
|
|
RONJA TWISTER pomocí FPGA
Matyáš, Jan ; Kaštil, Jan (oponent) ; Vašíček, Zdeněk (vedoucí práce)
RONJA je open-source hardwarový projekt, jehož výsledkem je stejnojmenné zařízení umožňující bezdrátový přenos dat pomocí světelného paprsku. Tato práce se zabývá elektronickým modulem RONJA Twister, tvořícím rozhraní mezi metalickým Ethernetem a vlastním optickým přenosem. Cílem práce je reimplementovat modul pomocí technologie FPGA při zachování zpětné kompatibility. V rámci práce je modul navíc rozšířen o technologii Auto-Negotiation, čímž dochází k prevenci některých problémů spojených s používáním původní varianty modulu Twister.
|
|
FPGA platforma podporující .NET Micro Framework
Matyáš, Jan ; Minařík, Miloš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Záměrem práce je navrhnout a vytvořit prototyp platformy určené k vývoji vestavěných systémů, která bude sestávat z mikrokontroleru s architekturou ARM Cortex-M a programovatelného hradlového pole FPGA. Cílem je na této platformě umožnit běh open-source prostředí .NET Micro Framework. Práce stanovuje specifikaci této platformy, popisuje proces její konstrukce, způsob portace .NET Micro Frameworku a zprovoznění komunikační sběrnice mezi mikrokontrolérem a obvodem FPGA. V závěru práce je představena sada demonstračních aplikací, které čtenáře seznamují se způsobem tvorby software pro tuto navrženou platformu.
|
| |
|
Překladač jazyka VHDL pro potřeby formální verifikace
Matyáš, Jiří ; Smrčka, Aleš (oponent) ; Charvát, Lukáš (vedoucí práce)
Cílem této bakalářské práce je navrhnout a implementovat překladač, který umožňuje převod popisu hardware z jazyka VHDL do grafové reprezentace v jazyce VAM (Variable Assignment Language). Program je určen pro potřeby formální verifikace výzkumné skupiny VeriFIT Fakulty informačních technologií VUT Brno. Důvodem vypracování této práce je poskytnutí možnosti formálně verifikovat návrh hardware s využitím vysokoúrovňových návrhových jazyků, jakým je například jazyk VHDL.
|
| |
| |
| |
| |