|
|
Přídavný displej LCD k laboratornímu přípravku s programovatelným obvodem
Pajskr, Jaroslav ; Kubíček, Michal (oponent) ; Kolouch, Jaromír (vedoucí práce)
Důležitou součástí číslicového zařízení je rozhraní, kterým uživatel může kontrolovat stav zařízení, případně ho nastavovat. Existuje mnoho způsobů realizace takového rozhraní. Většinou se volí takové řešení, které postačuje a je nejjednodušší. Nejčastěji je rozhraní realizováno pomocí displeje. Tato práce se zabývá návrhem desky pro připojení vhodného LCD displeje k programovatelnému obvodu, návrhem ovládacího algoritmu displeje a návrhem jednoduchého rozhraní pro ovládání displeje. V práci jsou dva návrhy ovládání displeje. První využívá procesor PicoBlaze, ve kterém jsou implementovány všechny požadované funkce. Druhý je realizován stavovými automaty napsanými jazyku VHDL, který je ekvivalentní k prvnímu návrhu, ale proti prvnímu návrhu je rychlejší a vyžaduje méně hardwarových prostředků.
|
|
|
Návrh a implementace komponenty pro komunikaci s PCI rozhraním
Janoušek, Michal ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Tato diplomová práce se zabývá návrhem komponenty zprostředkovávající komunikaci s PCI sběrnicí dalším uživatelským komponentám. Návrh je veden tak, aby došlo k výraznému zjednodušení komunikačního protokolu mezi navrženou a uživatelskou komponentou a pokročilé funkce sběrnice PCI zůstaly zachovány. Jako cílová platforma byla použita karta COMBO6-PTM obsahující FPGA s technologií Spartan 3. Komunikace se sběrnicí PCI probíhá prostřednictvím obvodu PLX. Součástí práce je také návrh zjednodušeného komunikačního protokolu.
|
|
| |
|
|
Akcelerace šifrovacích algoritmů pomocí FPGA
Gajdoš, Miroslav ; Kaštil, Jan (oponent) ; Šimek, Václav (vedoucí práce)
Tato práce se zabývá možností akcelerace šifrovacích algoritmů pomocí rekonfigurovatelných obvodů FPGA a zkoumáním rozdílu rychlosti implementace oproti implementaci softwarové. Práce popisuje základy šifrování a akcelerace algoritmů na FPGA. Dále se zabývá procesem návrhu, implementace, simulace a syntézy výsledné implementace. Provádí rozbor dosaženého řešení. Cílem projektu bylo vytvořit funkční řešení akcelerovaného algoritmu, tím umožnit jeho další použití v reálném provozu a dále vytvoření česky psaného materiálu o této problematice.
|
|
|
Metody částečné rekonfigurace programovatelných struktur
Kolář, Jan ; Kváš, Marek (oponent) ; Valach, Soběslav (vedoucí práce)
Tato diplomová práce se zabývá možnostmi částečné rekonfigurace programovatelných struktur. Teoretická část obsahuje základy metod částečné rekonfigurace FPGA firmy Xilinx a je zpracována pro procesory Spartan 3, Virtex II, Virtex 4, Virtex 5. Zahrnuje popis konfiguračních rozhranní a jejich využití při rozdílové a modulární částečné rekonfiguraci. Rozdílová částečná rekonfigurace je prakticky v druhé části testována na desce Spartan 3E Starter Kit a modulární částečná rekonfigurace na desce ML501. Konfigurační bitstreamy jsou přiloženy na CD. Potřebný software poskytla firma Xilinx Inc. a konkrétně jde o programy ISE 9.2i a PlanAHEAD 9.2
|
|
|
Graphics controller for FPGA
Bartoš, Dušan ; Fujcik, Lukáš (oponent) ; Pristach, Marián (vedoucí práce)
Bachelor thesis deals with a proposal of a graphic controller for FPGA circuits. Thesis describes the communication between a circuit and a monitor, RAM memory, input device (keyboard) and the manipulation with the system. Not only it includes the description of a video memory data generating program, but also it describes the communication with a monitor on the hardware level. Moreover, it suggests the possibility of controlling the video output. Finally, it discusses possible future extensions of the controller's functionality.
|
|
|
Grafické rozhraní pro průmyslové displeje v obvodech FPGA
Drbal, Jakub ; Macháň, Ladislav (oponent) ; Pristach, Marián (vedoucí práce)
Tato bakalářská práce se zabývá návrhem a realizací grafického rozhraní, které umožňuje vykreslování znaků a základní formátování textu na průmyslovém displeji. Toto rozhraní je navrhnuto pro hradlové pole Spartan 3. Komunikace s nadřazeným systémem probíhá pomocí sériového rozhraní. Návrh je rozdělen do pěti bloků, aby byl snáze modifikovatelný. Tato práce se také zabývá návrhem rozšiřující desky pro připojení displeje k vývojovému kitu a návrhem demonstrační desky pro realizované rozhraní.
|
|
|
Grafické rozhraní pro průmyslové displeje v obvodech FPGA
Drbal, Jakub ; Macháň, Ladislav (oponent) ; Pristach, Marián (vedoucí práce)
Tato bakalářská práce se zabývá návrhem a realizací grafického rozhraní, které umožňuje vykreslování znaků a základní formátování textu na průmyslovém displeji. Toto rozhraní je navrhnuto pro hradlové pole Spartan 3. Komunikace s nadřazeným systémem probíhá pomocí sériového rozhraní. Návrh je rozdělen do pěti bloků, aby byl snáze modifikovatelný. Tato práce se také zabývá návrhem rozšiřující desky pro připojení displeje k vývojovému kitu a návrhem demonstrační desky pro realizované rozhraní.
|
|
|
Graphics controller for FPGA
Bartoš, Dušan ; Fujcik, Lukáš (oponent) ; Pristach, Marián (vedoucí práce)
Bachelor thesis deals with a proposal of a graphic controller for FPGA circuits. Thesis describes the communication between a circuit and a monitor, RAM memory, input device (keyboard) and the manipulation with the system. Not only it includes the description of a video memory data generating program, but also it describes the communication with a monitor on the hardware level. Moreover, it suggests the possibility of controlling the video output. Finally, it discusses possible future extensions of the controller's functionality.
|
|
| |
host ::
RSS.