Národní úložiště šedé literatury Nalezeno 6 záznamů.  Hledání trvalo 0.00 vteřin. 
Graphical Simulator of Superscalar Processors
Vávra, Jan ; Mrázek, Vojtěch (oponent) ; Jaroš, Jiří (vedoucí práce)
The focus of this thesis is implementation of the superscalar simulator. The implementation follows research of existing simulators and tries to implement missing features from them. Simulator uses RISC-V instruction set architecture, but architecture can be swapped for any RISC instruction set. Simulator implements deterministic branch prediction. Parts of the simulation can be configured. The simulator application also contains a text editor for inputting source code.
Metodika optimalizace rychlosti programů
Matějíček, Petr ; Šimek, Václav (oponent) ; Kaštil, Jan (vedoucí práce)
Tato práce popisuje metodiku psaní programů s cílem dosáhnout vyšších rychlostí provedení kódu tohoto programu. Popisuje obecné implementační triky a postupy při psaní programu pro libovolnou architekturu. Dále popisuje zvolenou architekturu a s ní spojené možnosti optimalizace programů. Součástí práce je pokus o praktické využití těchto metodik na volně šířitelném softwaru.
Návrh a implementace prostředků pro zvýšení výkonu procesoru
Zlatohlávková, Lucie ; Sekanina, Lukáš (oponent) ; Strnadel, Josef (vedoucí práce)
Tato diplomová práce je zaměřená na problematiku architektur procesorů. Základem projektu je návrh jednoduchého procesoru, který je obohacen o moderní prvky a principy používané v architekturách procesorů, jako jsou pipelining, cache a predikce skoků. Navržený procesor je implementován pomocí jazyka VHDL a simulován v prostředí programu ModelSim.
Graphical Simulator of Superscalar Processors
Vávra, Jan ; Mrázek, Vojtěch (oponent) ; Jaroš, Jiří (vedoucí práce)
The focus of this thesis is implementation of the superscalar simulator. The implementation follows research of existing simulators and tries to implement missing features from them. Simulator uses RISC-V instruction set architecture, but architecture can be swapped for any RISC instruction set. Simulator implements deterministic branch prediction. Parts of the simulation can be configured. The simulator application also contains a text editor for inputting source code.
Návrh a implementace prostředků pro zvýšení výkonu procesoru
Zlatohlávková, Lucie ; Sekanina, Lukáš (oponent) ; Strnadel, Josef (vedoucí práce)
Tato diplomová práce je zaměřená na problematiku architektur procesorů. Základem projektu je návrh jednoduchého procesoru, který je obohacen o moderní prvky a principy používané v architekturách procesorů, jako jsou pipelining, cache a predikce skoků. Navržený procesor je implementován pomocí jazyka VHDL a simulován v prostředí programu ModelSim.
Metodika optimalizace rychlosti programů
Matějíček, Petr ; Šimek, Václav (oponent) ; Kaštil, Jan (vedoucí práce)
Tato práce popisuje metodiku psaní programů s cílem dosáhnout vyšších rychlostí provedení kódu tohoto programu. Popisuje obecné implementační triky a postupy při psaní programu pro libovolnou architekturu. Dále popisuje zvolenou architekturu a s ní spojené možnosti optimalizace programů. Součástí práce je pokus o praktické využití těchto metodik na volně šířitelném softwaru.

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.