|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Gramatová, Elena (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
|
Dynamická rekonfigurace hardwarových akcelerátorů
Brabec, Lukáš ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.
|
|
|
Dynamická rekonfigurace s Atmel FPSLIC
Jančík, Martin ; Hanák, Pavel (oponent) ; Fedra, Zbyněk (vedoucí práce)
Tato práce popisuje platformu Atmel FPSLIC, která je tvořeny pomocí hradlových polí FPGA a mikrořadiče AVR. Je zde i popsán vývojový kit STK594 a jeho možnosti programování, ať hradlového pole FPGA, tak také mikrořadiče AVR. Také je popsán samotný obvod AT94K. Tento obvod je možné programovat jazykem VHDL (pole FPGA) nebo pomocí assembleru a jazyka C pro mikrořadič. Toto vše umožňuje sloučit do jednoho výstupního souboru pomocí programu System Designer, který obsahuje sadu softwarových nástrojů pro dané programové jazyky a generování celého obvodu. Práce dále popisuje jednoduchou aplikaci pro obě části platformy. Také je zde věnováno popisu dynamické rekonfigurace hradlové části tohoto obvodu.
|
|
|
Algoritmy rozvrhování výroby s dynamickými rekonfiguracemi a údržbou
Halčin, Marián ; Kočí, Radek (oponent) ; Hrubý, Martin (vedoucí práce)
Diplomová práca sa zaoberá témou počítačového rozvrhovania výroby s dynamickými rekonfiguráciami a údržbou. Problém je formálne popísaný matematickým modelom s názvom Resource Constrained Project Scheduling Problem rozšíreným o prvky dynamickej rekonfigurácie a údržby. Podľa tohto modelu bolo navrhnutých niekoľko rôznych rozvrhovacích algoritmov. Taktiež boli popísané metódy optimalizácie riešenia založené na základe genetických algoritmov. V experimentálnej časti je uvedená typológia výrobných príkazov, z ktorých sú vytvorené rôzne typy úloh. Výsledkom experimentov je jednoznačné doporučenie rozvrhovacieho algoritmu na daný typ úlohy. Na záver sa práca zaoberá prípadovou štúdiou voľby vhodného riešenia pre konkrétne výrobne podniky.
|
|
|
Algoritmy rozvrhování výroby s dynamickými rekonfiguracemi a údržbou
Halčin, Marián ; Kočí, Radek (oponent) ; Hrubý, Martin (vedoucí práce)
Diplomová práca sa zaoberá témou počítačového rozvrhovania výroby s dynamickými rekonfiguráciami a údržbou. Problém je formálne popísaný matematickým modelom s názvom Resource Constrained Project Scheduling Problem rozšíreným o prvky dynamickej rekonfigurácie a údržby. Podľa tohto modelu bolo navrhnutých niekoľko rôznych rozvrhovacích algoritmov. Taktiež boli popísané metódy optimalizácie riešenia založené na základe genetických algoritmov. V experimentálnej časti je uvedená typológia výrobných príkazov, z ktorých sú vytvorené rôzne typy úloh. Výsledkom experimentov je jednoznačné doporučenie rozvrhovacieho algoritmu na daný typ úlohy. Na záver sa práca zaoberá prípadovou štúdiou voľby vhodného riešenia pre konkrétne výrobne podniky.
|
|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Gramatová, Elena (oponent) ; Racek, Stanislav (oponent) ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
|
Metodologie pro návrh číslicových obvodů se zvýšenou spolehlivostí
Straka, Martin ; Kotásek, Zdeněk (vedoucí práce)
Práce představuje alternativní metodiku k již existujícím technikám pro návrh číslicových systémů se zvýšenou spolehlivostí implementovaných do obvodů FPGA a doplňuje některé nové vlastnosti při realizaci a testování těchto systémů. Práce se opírá o využití částečné dynamické rekonfigurace obvodu FPGA při návrhu systémů odolných proti poruchám, kde může být částečná rekonfigurace využita jako mechanizmus pro opravu a zotavení systému po výskytu poruchy. Práce nejprve představuje obecné principy diagnostiky, testování a spolehlivosti číslicových systémů včetně stručného popisu programovatelných obvodů FPGA a jejich architektury. Dále pokračuje přehledem současných metod a technik při návrhu a implementaci systémů odolných proti poruchám do obvodů FPGA, kde jsou popsány zejména techniky z oblasti detekce a lokalizace poruch, opravy a posuzování kvality návrhu. Nejdůležitější částí práce je popis metodiky pro návrh, implementaci a testování systémů odolných proti poruchám, která byla vytvořena pro obvody FPGA, jejichž konfigurační paměť je založena na pamětech typu SRAM. Nejprve je prezentována technika pro vytváření a automatizované generování hlídacích obvodů pro číslicové systémy a komunikační protokoly v FPGA, následně je prezentovaná referenční architektura spolehlivého systému implementovaného do FPGA včetně několika odolných architektur využívajících principu částečné dynamické rekonfigurace jako mechanizmu opravy a zotavení po výskytu poruchy. Dále je popsán způsob řízení rekonfiguračního procesu a testovací platforma pro snadné testovaní a ověření kvality systémů odolných proti poruchám implementovaných dle navržené metodiky. V závěru jsou diskutovány experimentální výsledky a přínos práce.
|
|
|
Dynamická rekonfigurace hardwarových akcelerátorů
Brabec, Lukáš ; Přikryl, Zdeněk (oponent) ; Masařík, Karel (vedoucí práce)
Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.
|
|
|
Dynamická rekonfigurace s Atmel FPSLIC
Jančík, Martin ; Hanák, Pavel (oponent) ; Fedra, Zbyněk (vedoucí práce)
Tato práce popisuje platformu Atmel FPSLIC, která je tvořeny pomocí hradlových polí FPGA a mikrořadiče AVR. Je zde i popsán vývojový kit STK594 a jeho možnosti programování, ať hradlového pole FPGA, tak také mikrořadiče AVR. Také je popsán samotný obvod AT94K. Tento obvod je možné programovat jazykem VHDL (pole FPGA) nebo pomocí assembleru a jazyka C pro mikrořadič. Toto vše umožňuje sloučit do jednoho výstupního souboru pomocí programu System Designer, který obsahuje sadu softwarových nástrojů pro dané programové jazyky a generování celého obvodu. Práce dále popisuje jednoduchou aplikaci pro obě části platformy. Také je zde věnováno popisu dynamické rekonfigurace hradlové části tohoto obvodu.
|
|
| |
host ::
RSS.