|
|
Ovládání vestavěného systému přes Internet
Dvořák, Tomáš ; Košař, Vlastimil (oponent) ; Dobai, Roland (vedoucí práce)
Tato bakalářská práce se zabývá návrhem jednotlivých částí systému pro ovládání vestavěného systému na bázi Xilinx Zynq přes internet. Možností návrhů takových systémů je přitom celá řada. U každé části poskytuje přehled alternativních řešení a dále rozvíjí řešení vybrané v implementaci. Práce poukazuje na modularitu, jednoduchost a rozšiřitelnost výsledné implementace. Pro demonstraci zdánlivé nezávislosti výsledné serverové a webové aplikace na hardwarové platformě byly navrženy a implementovány 2 varianty systému pro ovládání vybraných prvků na dané vývojové desce. První varianta systému je schopna ovládat LED a přepínače na desce, zatímco druhá i vestavěný displej. Práce rozebírá jednotlivé etapy řešení od návrhu hardwarové platformy, přes operační systém, aplikaci serveru až po webovou aplikaci. Závěr práce je věnován testování a ověřování funkčnosti obou systémů.
|
|
|
Ovládání vestavěného systému přes Internet
Horák, Jakub ; Podivínský, Jakub (oponent) ; Dobai, Roland (vedoucí práce)
Cílem této této bakalářské práce je umožnit běžnému uživateli ovládat vestavěný systém na bázi Xilinx Zynq přes Internet. Vestavěný systém bude obsahovat audio kodek ADAU1761. V práci popíši co je nutné pro připojení daného zařízení na platformě Xilinx Zynq. Poté budou popsány možnosti ovládání zařízení přes Internet a následně popsán návrh a implementace aplikace, která umožní uživateli interagovat se zařízením.
|
|
|
Radarový výškoměr pro ultralehký letoun
Zahradník, Jiří ; Zemčík, Pavel (oponent) ; Maršík, Lukáš (vedoucí práce)
V této bakalářské práci se autor zabývá návrhem a částečnou implementací radarového výškoměru. V této práci je kladen důraz na modulární architekturu a proto je tento výškoměr navržen jako soubor samostatných modulů komunikujících pomocí BSD schránek. Implementace programového vybavení je v C++ a pro generování zvuku je použita knihovna PulseAudio. Dále je zde řešena bezpečnost mezivláknové fronty a zásobníku pomocí třídy implementované jako šablona pro zachování jednoduchosti a obecnosti pro další využití.
|
|
|
Radarový signálový procesor v FPGA
Přívara, Jan ; Musil, Petr (oponent) ; Maršík, Lukáš (vedoucí práce)
Práce se zabývá návrhem a realizací radarového procesoru v FPGA. Teoretická část se věnuje Dopplerově radaru, principům zpracování radarového signálu a cílové platformě Xilinx Zynq. Následně je popsán návrh radarového procesoru včetně jednotlivých komponent a řešení je implementováno. Komponenty pro FPGA jsou popsány v jazyce VHDL. V poslední části je provedeno vyhodnocení implementace, jsou shrnuty poznatky z práce a je navrženo možné pokračování.
|
|
|
Framework for Reconfigurable Systems on the Altera Chips
Kremel, Bruno ; Košař, Vlastimil (oponent) ; Korček, Pavol (vedoucí práce)
Práce posuzuje dostupné prostředí pro vývoj rekonfigurovatelných systémů na čipech Altera. Tyto prostředí jsou následně porovnány s řešeními dostupnými pro platformu Xilinx. Prostředí RSoC Framework je pak představeno jakožto výhodná alternativa pro řešení vyvinuté výrobcemi. Prostředí je momentálně k dispozici na platformě Xilinx Zynq. Dále práce hodnotí klíčové rozdíly mezi platformou Xilinx Zynq a platformou Altera Cyclone V SoC a navrhuje způsob řešení portace uvedeného prostředí na platformu Altera. Následně se diskutuje návrh a implementace portu na platformu Altera Cyclone V SoC. Nakonec práce vyhodnocuje výkonnost portovaného systému na nové platformně.
|
|
|
Návrh ovladačů pro vestavěné systémy v OS Linux
Kopáček, Jaroslav ; Strnadel, Josef (oponent) ; Dobai, Roland (vedoucí práce)
Problematika návrhu a tvorby ovladačů je obšírná a proto se v této práci zaměříme na návrh ovladačů pro zařízení s programovatelným hradlovým polem. Oproti procesorům typu aplikačně-specifického integrovaného obvodu, kde je funkcionalita pevně daná, je pro každou novou konfiguraci programovatelného hradlového pole nutné pro správnou funkčnost vytvořit nový ovladač. Tato práce se zabývá analýzou požadavků a možných variant řešení návrhu a implementace ovladačů pro vestavěné systémy založené na operačním systému Linux a možnosti automatizace vývoje. Součástí práce je též navrhnutí a implementace generátoru, jež bude schopný generovat ovladače pro takové systémy. Tvorba ovladače je modulární, aby bylo možné generovat ovladač, jež obsahuje požadovanou funkcionalitu. Navrhnutý generátor byl otestován na úloze řízení svitu různých světlo emitujících diod, které jsou využity na diagnostické účely vestavěného systému.
|
|
|
Úlohy s různým stupněm důležitosti při řízení motorů na platformě Zynq
Pamánek, David ; Veselý, Libor (oponent) ; Blaha, Petr (vedoucí práce)
Tato práce se zabývá problematikou vektorového řízení PMS motorů s využitím vývojové desky ZedBoard od firmy Xilinx, která obsahuje mikročip Zynq-7000. Dále je zde popsána práce s vývojovým prostředím Vivado a jeho součástmi. Ve zbylé části práce je popsána tvorba jednotlivých komponent v prostředí Vivado, které jsou následně spojeny do výsledné aplikace pro demonstraci vektorového řízení malého PMS motoru.
|
|
|
HW/SW Codesign for the Xilinx Zynq Platform
Viktorin, Jan ; Košař, Vlastimil (oponent) ; Korček, Pavol (vedoucí práce)
Tato práce se zabývá možnostmi pro HW/SW codesign na platformě Xilinx Zynq. Na základě studia rozhraní mezi částmi Processing System (ARM Cortex-A9 MPCore) a Programmable Logic (FPGA) je navržen abstraktní a univerzální přístup k vývoji aplikací, které jsou akcelerovány v programovatelném hardwaru na tomto čipu a běží nad operačním systémem Linux. V praktické části je pro tyto účely navržen framework určený pro Zynq, ale také pro jiné obdobné platformy. Žádný takový framework není v současné době k dispozici.
|
|
| |
|
|
Akcelerace evolučního návrhu obvodů na úrovni tranzistorů na platformě Zynq
Mrázek, Vojtěch ; Sekanina, Lukáš (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Cílem této práce je návrh a realizace hardwarové jednotky umožňující automatickou syntézu integrovaných obvodů na úrovni tranzistorů. Práce je rozdělena na dvě části. První, teoretická část, se věnuje metodám návrhu obvodů s MOSFET tranzistory a problematice evolučních algoritmů. Dále rozebírá aktuální výsledky výzkumu v této oblasti a navazuje popisem nového přístupu evolučního návrhu a optimalizace číslicových obvodů na úrovni tranzistorů. Následující část se zabývá popisem hardwarové jednotky, která tuto novou metodu akceleruje na obvodu Zynq integrující procesor ARM a programovatelnou logiku. Funkčnost metody je prezentována na optimalizaci vícevstupých obvodů. Hardwarová jednotka byla využita v evolučním návrhu dvou a třívstupých hradel.
|
host ::
RSS.