|
Microbiota of the digestive tract of bees and related insect and the influencing facftors
Hroncová, Zuzana ; Havlík, Jaroslav (advisor) ; Kalous, Lukáš (referee)
This thesis consists of six research chapters, out of which, five have already been published in research journals, 1 is in the process of submission and the last chapter presents original unpublished confidential data in the process of manuscript preparation.
The research presented in this thesis concerns the complex mechanisms of bees and wasps immune system focused on microbiota as component of immunity. As shown in the introduction, highly social and managed species of bees like honey bees and bumble bees, play key roles in natural and agricultural ecosystems worldwide. Recent losses of bees have been attributed to pesticide exposure, poor nutrition, increased parasite loads and habitat degradation. Over the past several years, governments, beekeepers, and the general public worldwide have become concerned by increased losses of honey bee colonies, calling for more research on how to keep colonies healthy. Our main aim was to explore the complex mechanisms of bees and related species gut bacterial populations, their links to insect immunity and investigate the opportunities for an intervention. Part of our aim was to characterise the bumble bee and wasp gut microbiota using 16S RNA sequencing in a search for potentially novel bacterial species.
We have tried to explain how microbiome interacts with the host and showed that major members of these communities appear to benefit the host. The simple gut communities of social bees present ideal model systems to investigate the underlying evolutionary and genetic processes of such interactions. Information based on our results may help in the design of proper probiotic supplementation strategies with respect to physiological conditions in the honey bee gut.
|
|
New Methods for Increasing Efficiency and Speed of Functional Verification
Zachariášová, Marcela ; Dohnal, Jan (referee) ; Steininger, Andreas (referee) ; Kotásek, Zdeněk (advisor)
Při vývoji současných číslicových systémů, např. vestavěných systému a počítačového hardware, je nutné hledat postupy, jak zvýšit jejich spolehlivost. Jednou z možností je zvyšování efektivity a rychlosti verifikačních procesů, které se provádějí v raných fázích návrhu. V této dizertační práci se pozornost věnuje verifikačnímu přístupu s názvem funkční verifikace. Je identifikováno několik výzev a problému týkajících se efektivity a rychlosti funkční verifikace a ty jsou následně řešeny v cílech dizertační práce. První cíl se zaměřuje na redukci simulačního času v průběhu verifikace komplexních systémů. Důvodem je, že simulace inherentně paralelního hardwarového systému trvá velmi dlouho v porovnání s během v skutečném hardware. Je proto navrhnuta optimalizační technika, která umisťuje verifikovaný systém do FPGA akcelerátoru, zatím co část verifikačního prostředí stále běží v simulaci. Tímto přemístěním je možné výrazně zredukovat simulační režii. Druhý cíl se zabývá ručně připravovanými verifikačními prostředími, která představují výrazné omezení ve verifikační produktivitě. Tato režie však není nutná, protože většina verifikačních prostředí má velice podobnou strukturu, jelikož využívají komponenty standardních verifikačních metodik. Tyto komponenty se jen upravují s ohledem na verifikovaný systém. Proto druhá optimalizační technika analyzuje popis systému na vyšší úrovni abstrakce a automatizuje tvorbu verifikačních prostředí tím, že je automaticky generuje z tohoto vysoko-úrovňového popisu. Třetí cíl zkoumá, jak je možné docílit úplnost verifikace pomocí inteligentní automatizace. Úplnost verifikace se typicky měří pomocí různých metrik pokrytí a verifikace je ukončena, když je dosažena právě vysoká úroveň pokrytí. Proto je navržena třetí optimalizační technika, která řídí generování vstupů pro verifikovaný systém tak, aby tyto vstupy aktivovali současně co nejvíc bodů pokrytí a aby byla rychlost konvergence k maximálnímu pokrytí co nejvyšší. Jako hlavní optimalizační prostředek se používá genetický algoritmus, který je přizpůsoben pro funkční verifikaci a jeho parametry jsou vyladěny pro tuto doménu. Běží na pozadí verifikačního procesu, analyzuje dosažené pokrytí a na základě toho dynamicky upravuje omezující podmínky pro generátor vstupů. Tyto podmínky jsou reprezentovány pravděpodobnostmi, které určují výběr vhodných hodnot ze vstupní domény. Čtvrtý cíl diskutuje, zda je možné znovu použít vstupy z funkční verifikace pro účely regresního testování a optimalizovat je tak, aby byla rychlost testování co nejvyšší. Ve funkční verifikaci je totiž běžné, že vstupy jsou značně redundantní, jelikož jsou produkovány generátorem. Pro regresní testy ale tato redundance není potřebná a proto může být eliminována. Zároveň je ale nutné dbát na to, aby úroveň pokrytí dosáhnutá optimalizovanou sadou byla stejná, jako u té původní. Čtvrtá optimalizační technika toto reflektuje a opět používá genetický algoritmus jako optimalizační prostředek. Tentokrát ale není integrován do procesu verifikace, ale je použit až po její ukončení. Velmi rychle odstraňuje redundanci z původní sady vstupů a výsledná doba simulace je tak značně optimalizována.
|
|
Digital circuits test optimization by multifunctional components
Stareček, Lukáš ; Gramatová, Elena (referee) ; Kubátová, Hana (referee) ; Kotásek, Zdeněk (advisor)
This thesis deals with the possibilities of digital circuit test optimization using multifunctional logic gates. The most important part of this thesis is the explanation of the optimization principle, which is also described by a formal mathematical apparatus. Based on this apparatus, the work presents several options. The optimization of testability analogous to inserting test points and simple methodology based on SCOAP is shown. The focus of work is a methodology created to optimize circuit tests. It was implemented in the form of software tools. Presented in this work are the results of using these tools to reduce the test vectors volume while maintaining fault coverage on various circuits, including circuits from the ISCAS 85 test set. Part of the work is devoted to the various principles and technology of creating multifunctional logic gates. Some selected gates of these technologies are subject to simulations of electronic properties in SPICE. Based on the principles of presented methodology and results of multifunctional gates simulations, analysis of various problems such as validity of the modified circuit test and the suitability of each multifunctional gate technology for the methodology was also made. The results of analysis and experiments confirm it is possible for the multifunctional logic gate to optimize circuit diagnostic properties in such a way that has achieved the required circuit test parameter modification with minimum impact on the quality and credibility of these tests.
|
|
Acceleration Methods for Evolutionary Design of Digital Circuits
Vašíček, Zdeněk ; Miller, Julian (referee) ; Zelinka,, Ivan (referee) ; Sekanina, Lukáš (advisor)
Ačkoliv můžeme v literatuře nalézt řadu příkladů prezentujících evoluční návrh jakožto zajímavou a slibnou alternativu k tradičním návrhovým technikám používaným v oblasti číslicových obvodů, praktické nasazení je často problematické zejména v důsledku tzv. problému škálovatelnosti, který se projevuje např. tak, že evoluční algoritmus je schopen poskytovat uspokojivé výsledky pouze pro malé instance řešeného problému. Vážný problém představuje tzv. problém škálovatelnosti evaluace fitness funkce, který je markantní zejména v oblasti syntézy kombinačních obvodů, kde doba potřebná pro ohodnocení kandidátního řešení typicky roste exponenciálně se zvyšujícím se počtem primárních vstupů. Tato disertační práce se zabývá návrhem několika metod umožňujících redukovat problem škálovatelnosti evaluace v oblasti evolučního návrhu a optimalizace číslicových systémů. Cílem je pomocí několika případových studií ukázat, že s využitím vhodných akceleračních technik jsou evoluční techniky schopny automaticky navrhovat inovativní/kompetitivní řešení praktických problémů. Aby bylo možné redukovat problém škálovatelnosti v oblasti evolučního návrhu číslicových filtrů, byl navržen doménově specifický akcelerátor na bázi FPGA. Tato problematika reprezentuje případ, kdy je nutné ohodnotit velké množství trénovacích dat a současně provést mnoho generací. Pomocí navrženého akcelerátoru se podařilo objevit efektivní implementace různých nelineárních obrazových filtrů. S využitím evolučně navržených filtrů byl vytvořen robustní nelineární filtr implusního šumu, který je chráněn užitným vzorem. Navržený filtr vykazuje v porovnání s konvenčními řešeními vysokou kvalitu filtrace a nízkou implementační cenu. Spojením evolučního návrhu a technik známých z oblasti formální verifikace se podařilo vytvořit systém umožňující výrazně redukovat problém škálovatelnosti evoluční syntézy kombinačních obvodů na úrovni hradel. Navržená metoda dovoluje produkovat komplexní a přesto kvalitní řešení, která jsou schopna konkurovat komerčním nástrojům pro logickou syntézu. Navržený algoritmus byl experimentálně ověřen na sadě několika benchmarkových obvodů včetně tzv. obtížně syntetizovatelných obvodů, kde dosahoval v průměru o 25% lepších výsledků než dostupné akademické i komerční nástroje. Poslední doménou, kterou se práce zabývá, je akcelerace evolučního návrhu lineárních systémů. Na příkladu evolučního návrhu násobiček s vícenásobnými konstantními koeficienty bylo ukázáno, že čas potřebný k evaluaci kandidátního řešení lze výrazně redukovat (defacto na ohodocení jediného testovacího vektoru), je-li brán v potaz charakter řešeného problému (v tomto případě linearita).
|
|
Methodology of highly reliable systems design
Straka, Martin ; Gramatová, Elena (referee) ; Racek, Stanislav (referee) ; Kotásek, Zdeněk (advisor)
In the thesis, a methodology alternative to existing methods of digital systems design with increased dependability implemented into FPGA is presented, new features which can be used in the implementation and testing of these systems are demonstrated. The research is based on the use of FPGA partial dynamic reconfiguration for the design of fault tolerant systems. In these applications, the partial dynamic reconfiguration can be used as a mechanism to correct the fault and recover the system after the fault occurrence. First, the general principles of diagnostics, testing and digital systems dependability are presented including a brief description of FPGA components and their architectures. Next, a survey of currently used methods and techniques used for the design and implementation of fault tolerant systems into FPGA is described, especially the methods used for fault detection and localization, their correction, together with the principles of evaluating fault tolerant systems design quality. The most important part of the thesis is seen in the description of the design methodology, implementation and testing of fault tolerant systems implemented into FPGAs which uses SRAMs as the configuration memory. First, the methodology of developing and automated checker components design for digital systems and communication protocols is presented. Then, a reference architecture of a dependable system implemented into FPGA is demonstrated including several fault tolerant architectures based on the use of partial dynamic reconfiguration as the mechanism of fault correction and the recovery from it. The principles of controlling the reconfiguration process are described together with the description of the test platform which allows to test and verify the design of fault tolerant systems based on the methodology presented in the thesis. The experimental results and the contribution of the thesis are discussed in the conclusions.
|
|
Methodology of highly reliable systems design
Straka, Martin ; Kotásek, Zdeněk (advisor)
In the thesis, a methodology alternative to existing methods of digital systems design with increased dependability implemented into FPGA is presented, new features which can be used in the implementation and testing of these systems are demonstrated. The research is based on the use of FPGA partial dynamic reconfiguration for the design of fault tolerant systems. In these applications, the partial dynamic reconfiguration can be used as a mechanism to correct the fault and recover the system after the fault occurrence. First, the general principles of diagnostics, testing and digital systems dependability are presented including a brief description of FPGA components and their architectures. Next, a survey of currently used methods and techniques used for the design and implementation of fault tolerant systems into FPGA is described, especially the methods used for fault detection and localization, their correction, together with the principles of evaluating fault tolerant systems design quality. The most important part of the thesis is seen in the description of the design methodology, implementation and testing of fault tolerant systems implemented into FPGAs which uses SRAMs as the configuration memory. First, the methodology of developing and automated checker components design for digital systems and communication protocols is presented. Then, a reference architecture of a dependable system implemented into FPGA is demonstrated including several fault tolerant architectures based on the use of partial dynamic reconfiguration as the mechanism of fault correction and the recovery from it. The principles of controlling the reconfiguration process are described together with the description of the test platform which allows to test and verify the design of fault tolerant systems based on the methodology presented in the thesis. The experimental results and the contribution of the thesis are discussed in the conclusions.
|
|
Component method of depreciation
IMBER, Jakub
The topic of this thesis is the issue of component depreciation, which is a relatively new method of accounting depreciation. The theoretical part describes the methods of depreciation, the component depreciation method analyzed in detail and the definition of particular basic concepts in the depreciation policy. The theoretical part focuses on the issue of dismantling the component depreciation for easy understanding of the advantages and disadvantages of this method. The practical part is focused primarily on the display of depreciation in the accounts and the display of the problems on the real entity. Data from the real company are used in this section. The aim is to acquaint students with the component depreciation method and the advantages or disadvantages of using this method in practice.
|
| |
|
Supplier management in automotive industry
Holubcová, Romana ; Štůsek, Jaromír (advisor)
In my thesis I deal with the process of Supplier management in automotive industry. Supplier - customer relationship is very important for a success both company and for the global development of the economy too. These relationships must be partnership and support the development of the companies and their each other businesses are beneficial for both sides. In my thesis I analyze current process of the supplier management in the company, what directly supply to OEM. Original Equipment manufacturing (OEM), is the final producer of automobiles, it is mean this company do not produce components but assemble supplied modules. I propose improvements and up-date the directive Strategic purchasing according to results from the analysis.
|
|
Effect of dairy cows housing technology on mastitis occurrence
Brzáková, Lenka ; Stádník, Luděk (advisor) ; Jan, Jan (referee)
The objective of my bachelor thesis was evaluation of quality of housing, milking and making analysis of mastitis on chosen farm.
First part of the thesis contains of literature summary about housing technologies, mastitis issues, their detection, originators, therapy and factors affects against their incidence. Thereafter is this part focused on tipes of milking parlours, corect milking procedures and mechanized milking.
Materials and methodes of the thesis contains the characteristics of chosen farm where the quality and technology of housing, milking and nutrition of milk cows and other factors affecting presence of mastitis such as taking care of cloven hooves was watched in 2014. The incidence, detection and curation of mastitis was watched afterwards. Montamilk s.r.o. farm cradles 1,200 pieces of cattle and milk cows are about 419 out of it.
In the part of thesis named results was watched and evaluated inspection of efficiency in inspecting year 2013 - 2014, which was stated on first lactated cows and on cows which are on second and further lactation. Milk yield was far better with cows on second or futher lactation according to data gathered during the study and expressed by diagram. Diagram of milk components (fat and proteins), which was divided by lactation, was expressed in this part too. Other examinated parameters was occurrence of mastitis - which milk cows, in which season is the occurrence more often, treatment and cost of treatment for one cow. At the end the number of somatic cells for 2014 was represented in diagram for particular lactations.
In part of thesis called discusion the comparison was drowed between results from chosen farm and national average of efficiency checks. From results is obvious that milk cow in Mnotamilk has been better in first lactated cows by 427 kg and in second and more lactated cows by 602 kg than is the avarage in Czech republic.
Far more the milk components in Montamilk was compared with rest of Czech republic and the results was quite similar. The volume of fat of Montamilk cows was lower in every lactation in comparison with milk cows from Czech. Value of fat in Czech republic avarage first lactated cows is 3,87 % in Montamilk 3,85 % and the value of fat on second and more lactation cows is 3,86 % in Czech average and 3,81 % in Montamilk.
|
guest ::
