|
|
Accelerated Neural Networks on GPU
Tomko, Martin ; Zachariášová, Marcela (referee) ; Krčma, Martin (advisor)
This thesis deals with the implementation of an application for artificial neural networks simulation and acceleration using a graphics processing unit. The computation and training of feedforward neural networks using the Backpropagation algorithm are the main focus of this thesis, but the application also supports other network types, and it makes it possible to extend the application with different training algorithms. Next, the application allows us to create neural networks with structural anomalies, and thus, to test the neural network's fault tolerance. The application is implemented in the C++ language, using OpenCL to manage GPU computation. The Backpropagation acceleration results were compared with the free open source library FANN.
|
|
|
Relational Verification of Programs with Integer Data
Konečný, Filip ; Bouajjani, Ahmed (referee) ; Jančar, Petr (referee) ; Vojnar, Tomáš (advisor)
Tato práce představuje nové metody pro verifikaci programů pracujících s neomezenými celočíslenými proměnnými, konkrétně metody pro analýzu dosažitelnosti a~konečnosti. Většina těchto metod je založena na akceleračních technikách, které počítají tranzitivní uzávěry cyklů programu. V práci je nejprve představen algoritmus pro akceleraci několika tříd celočíselných relací. Tento algoritmus je až o čtyři řády rychlejší než existující techniky. Z teoretického hlediska práce dokazuje, že uvažované třídy relací jsou periodické a~poskytuje tudíž jednotné řešení prolému akcelerace. Práce dále představuje semi-algoritmus pro analýzu dosažitelnosti celočíselných programů, který sleduje relace mezi proměnnými programu a~aplikuje akcelerační techniky za účelem modulárního výpočtu souhrnů procedur. Dále je v práci navržen alternativní algoritmus pro analýzu dosažitelnosti, který integruje predikátovou abstrakci s accelerací s cílem zvýšit pravděpodobnost konvergence výpočtu. Provedené experimenty ukazují, že oba algoritmy lze úspěšně aplikovat k verifikaci programů, na kterých předchozí metody selhávaly. Práce se rovněž zabývá problémem konečnosti běhu programů a~dokazuje, že tento problém je rozhodnutelný pro několik tříd celočíselných relací. Pro některé z těchto tříd relací je v práci navržen algoritmus, který v polynomiálním čase vypočítá množinu všech konfigurací programu, z nichž existuje nekonečný běh. Tento algoritmus je integrován do metody, která analyzuje konečnost běhů celočíselných programů. Efektivnost této metody je demonstrována na několika netriviálních celočíselných programech.
|
|
|
Hardware acceleration of object detection in images
Musil, Petr ; Chalmers, Alan (referee) ; Kadlec, Jiří (referee) ; Zemčík, Pavel (advisor)
V dnešní době je patrný nárůst počtu kamer a dohledových systémů ve veřejném prostoru. Množství informací které tato zařízení produkují je enormní a není v lidských silách je všechny vyhodnotit a interpretovat. Použití výpočetních technologií je nezbytné. Moderní algoritmy počítačového vidění již dosahují skvělých výsledků, jejich širšímu použití v praxi zatím brání nízký výkon zařízení a vysoké požadavky na výpočetní zdroje a energii. Jednou z možností je využití vysokého paraelního výkonu FPGA pro efektivní zpracování těchto algoritmů. Cílem této disertační práce je představit navržené metody optimalizace detektoru objektů v obraze běžících na FPGA. Tyto detektory využívají boostovatelné soft kaskády klasifikátorů spolu s lokálními obrazovými příznaky, které slouží jako slabé klasifikátory. Navržené postupy využívají sekvenční vyhodnocení slabých klasifikátoru. Pro zvýšení výkonu detekce je vyhodnocováno současně více pozic v obraze. Je navržen nový přístup pro detekci objektů různé velikosti nevyžadující externí paměť. Vytvořené detektory byly experimentálně ověřeny na úlohách detekce obličejů a poznávacích značek automobilů. Dosažená výsledky překonávají současný stav poznání, umožňují vytvořit detektory objektů s vyšším detekčním výkonem, lepším poměrem výkonu a spotřebovaných zdrojů FPGA a s lepší přesností detekce.
|
|
|
Acceleration of Neural Networks in FPGA
Krčma, Martin ; Vašíček, Zdeněk (referee) ; Kaštil, Jan (advisor)
This thesis deals with an acceleration of neural networks, which are implemented into the fi eld programmable gate arrays. Two di fferent hardware implementation are presented and compared with each other and confronted with the software implementation. The tools for easy implementation of neural networks in FPGAs are introduced.
|
|
|
Cyclic acceleration method for electrical machines measurement
Ředina, Ondřej ; Ctibor, Jiří (referee) ; Červinka, Dalibor (advisor)
The bachelor thesis deals with the cyclic acceleration method of measuring and loading electrical machines. The thesis contains a description of the measuring method and processing of measured data. The application of the method was realized in the company AVL Moravia s. r. o. The processing of the measured data in the form of a sine wave was performed in the MATLAB program. At the end of the thesis are summarized the inaccuracies of measurements and following optimization of this method.
|
|
|
Analysis of Selected Manoeuvres of Bicyclists
Doseděl, Jan ; Ptáček, Petr (referee) ; Semela, Marek (advisor)
Master thesis titled “Analysis of selected manoeuvres of bicyclists” in the first part deals with the history of bicycles, construction, division of bicycles and introduces–traffic accidents of cyclists and national legislation. Practical measurements with bicyclists is in the second part of this thesis. Cyclists performed deceleration on three surfaces, acceleration and a manoeuver, in which cyclist looked behind himself before changing the direction. The evaluation of all measurements and comparison with other similar works has been made in the last chapters.
|
|
|
Compiler for EdkDSP Platform
Baručák, Robert ; Dolíhal, Luděk (referee) ; Masařík, Karel (advisor)
Goal of this bachelor's thesis was to create a compiler system for EdkDSP platform. Two different approaches to construction of compiler system for multiprocessor platform are presented. Compiler is based on LLVM compiler infrastructure. As a result, two versions of compiler system utilising hardware capabilities of EdkDSP were created. Developed solutions have a few constraints which are discussed in this paper.
|
|
|
Analysis of Selected Manoeuvres of Bicyclists
Špačková, Kateřina ; Belák, Michal (referee) ; Semela, Marek (advisor)
This diploma thesis Analysis of selected manoeuvres of bicyclists deals with the history and development of the bicycles, further their division of, construction, analysis accident and national legislation in the theoretical part. The practical part of the master thesis is devoted to the measurements of the bicycles. Specifically, it is about acceleration, deceleration, transverse movement, ride in the curve and looking back before changing the direction. For measuring are selected different type of bikes with different construction. The results of individual measurements are evaluated in the end of the diploma thesis.
|
|
| |
|
|
Acceleration of Symbolic Regression Using Cartesian Genetic Programming
Hodaň, David ; Mrázek, Vojtěch (referee) ; Vašíček, Zdeněk (advisor)
This thesis is focused on finding procedures that would accelerate symbolic regressions in Cartesian Genetic Programming. It describes Cartesian Genetic Programming and its use in the task of symbolic regression. It deals with the SIMD architecture and the SSE and AVX instruction set. Several optimizations that lead to a significant acceleration of evolution in Cartesian Genetic Programming are presented. A method of a bit-level parallel simulation that uses AVX2 vectors allows to process 256 input combinations of a logic circuit in paralell. Similarly it is possible to use a byte-level parallel simulation and work with 32 bytes when evolving an image filter. A new method of batch mutation can accelerate the evolution of combinational logic circuits thousand times depending on the problem size. For example, using a combination of these and other methods the evolution of 5 x 5b multipliers took 5.8 seconds on average on an Intel Core i5-4590 processor.
|
guest ::
