|
|
Accelerating Suricata with pattern-matching metadata
Tobolík, David ; Kekely, Lukáš (oponent) ; Šišmiš, Lukáš (vedoucí práce)
Suricata is a network monitoring application inspecting packets using a set of rules to detect malicious activity. One of the main detection mechanisms is pattern-matching, however, it is a resource-intensive process taking up most of the application processing time. This thesis focuses on designing a new component to help reduce the amount of pattern-matching in Suricata. The new component was implemented in an application called DPDK Prefilter used to simulate specialized hardware components using software implementation. It adds detection metadata to packets, which are used in Suricata to potentially skip patterns matching if the packet was checked and no patterns were found. The implementation utilizes DPDK for inter-process communication and sharing data, and Hyperscan was used as a pattern-matching engine. Different types of detection metadata were designed and implemented and some of them have shown improvements in the performance of Suricataby reducing the amount of pattern-matching.
|
|
|
Emotion Recognition from Analysis of a Person’s Speech using Deep Learning
Galba, Šimon ; Kekely, Lukáš (oponent) ; Malik, Aamir Saeed (vedoucí práce)
This thesis deals with the analysis and implementation of a neural network for the purpose of recognizing emotions from human speech using deep learning. The thesis also focuses on tuning this network to achieve greater sensitivity to a specific emotion and explores the time and indirectly the financial requirements of this tuning. The inspiration for creating this work is the increasing integration of artificial intelligence in the fields of biology, healthcare, as well as psychology, and one of the goals is also to study the complexity of creating specific models of neural networks for purposes in these sciences, which should contribute to better accessibility of artificial intelligence models. The work is based on the implementation of the "AST: Audio Spectrogram Transformer" model, which is publicly available under the BSD 3-Clause License and utilizes methods that have been used so far for classification and recognition of images by converting an audio track into a spectrogram. The resulting values of weighted accuracy are as follows: 93.5% for the EMODB dataset, 92.8% for EMOVO, and 92.9% for the RAVDESS dataset.
|
|
|
Syntaktická analýza a validace datových modelů popsaných jazykem YANG
Vican, Pavol ; Kekely, Lukáš (oponent) ; Kořenek, Jan (vedoucí práce)
Administrátori počítačových sietí potrebujú nástroje na konfiguráciu a monitorovanie sieťových zariadení. Z tohto dôvodu bol vytvorený protokol NETCONF, určený na vzdialenú konfiguráciu, a modelovací jazyk YANG, ktorý popisuje štruktúru a sémantiku konfiguračných dát. Cieľom tejto práce je rozšírenie knižnice libyang o syntaktický analyzátor, ktorý spracováva modely popísané jazykom YANG a ukladá ich do interných štruktúr knižnice libyang. Tento analyzátor je vygenerovaný pomocou nástrojov bison a flex.
|
|
|
Prostředí pro funkční verifikaci multi-sběrnic podle UVM standardu
Beneš, Tomáš ; Šišmiš, Lukáš (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá návrhem a následnou implementací prostředí pro verifikace multi-sběrnic s využitím principů univerzální verifikační metodologie (UVM). Dále se zabývá implementací verifikací tří FPGA konkrétních komponent využívající multi-sběrnice jako vstupní a výstupní rozhraní. Implementace prostředí i všech verifikací je napsaná v jazyce SystemVerilog s využitím knihovny implementující základní konstrukce pro UVM. Dosažené výsledky práce jsou funkční a jednoduše znovupoužitelné při tvorbě dalších verifikací využívající multi-sběrnic. Navržené prostředí se dají využít jako struktura pro tvorbu dalších verifikačních prostředí pro jiné sběrnice.
|
|
| |
|
|
Simulace útoků na službu DNS
Navrátil, Tomáš ; Kekely, Lukáš (oponent) ; Kováčik, Michal (vedoucí práce)
Tato bakalářská práce se věnuje simulaci a detekci kybernetických útoků na službu DNS. Cílem bylo vybrané útoky simulovat, analyzovat jejich chování a na základně získaných poznatků vytvořit nástroj schopný analýzy síťového provozu za účelem detekce vybraných typů útoků i jejich replikace pro vývojové účely. Na základě testování vytvořeného nástroje byla zjištěna úspěšnost detekce útoků v běžném provozu. Tyto výsledky jsou v závěru práce diskutovány spolu s možnostmi praktického využití pro vývojáře a dalších možností pro rozšíření aplikace.
|
|
|
I/O Virtualization in Networking
Perešíni, Martin ; Kekely, Lukáš (oponent) ; Martínek, Tomáš (vedoucí práce)
There are many different reasons for companies and organizations to invest in virtualization today, but it is probably safe to assume that financial motivation is number one on the list. Virtualization can save a lot of money. This thesis deals with the problem of I/O virtualization in the network environment in order to keep pace with this trend. The ultimate goal of this thesis is to develop working I/O virtualization software drivers that operate with FPGA-accelerated cards, thus enhancing their potential even more and saving the operational costs of big data centers. Their main benefits should be re-usability (flexibility) in a virtualized environment with the smallest possible performance loss. The theoretical part deals with current trends in I/O virtualization, technologies such as virtio, vhost, SR-IOV, VFIO and mediated devices. The practical part of this thesis suggests two ways of addressing this problematic. The first is to use software-emulation virtio technology. The second is based on the hybrid paravirtualization VFIO-mdev technology. Both approaches have different benefits in terms of performance and device manageability. Each solution's use case has its own drawback, like the complexity of the solution and the problematic integration into the system. The desired goals were achieved and manifested in the final form of the prototype driver nfb_mdev.
|
|
|
Aplikačně specifický procesor pro stavové zpracování síťových dat
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Bakalářská práce se zabývá návrhem a implementací aplikačně specifického procesoru pro vysokorychlostní stavové měření síťových toků. Hlavním cílem je vytvoření komplexního systému pro akceleraci různých aplikací z oblasti monitorování a bezpečnosti počítačových sítí. Aplikačně specifický procesor tvoří hardwarovou část systému implementovanou v FPGA na akcelerační síťové kartě. Návrh procesoru je proveden s ohledem na nasazení na sítích o rychlostech 100 Gb/s a je založen na unikátní kombinaci rychlosti hardwarového zpracování a flexibility softwarového řízení vycházející z konceptu softwarově definovaného monitorování (SDM). Vytvořený systém prošel funkční verifikací a v rámci hardwarového testování byla ověřena jeho reálná propustnost a další výkonové parametry.
|
|
|
Implementace samoopravných kódů pro 100 Gb/s Ethernet
Velecký, Jan ; Kučera, Jan (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá návrhem ucelené RS-FEC vrstvy pro 100Gb/s Ethernet dle standardu IEEE 802.3-2015 včetně kódovacího a dekódovacího obvodu Reed-Solomonova kódu. Text objasňuje matematický aparát konečných těles, lineárních blokových kódů, cyklických kódů a zejména samotných Reed-Solomonových kódů pro použití v návrhu. Návrh vysílací části RS-FEC vrstvy byl přizpůsoben pro implementaci v síťových kartách COMBO využívajících FPGA čipy Xilinx Virtex-7 a realizován ve VHDL. Kódovací obvod byl v několika krocích zoptimalizován - co se týče požadavků na zdroje FPGA a délky trvání syntézy VHDL kódu. Snížení nároků na zdroje se docílilo zejména využitím vlastností cyklických kódů umožňující zřetězení. Doba syntézy pak vytvořením logiky kódovacího obvodu na úrovni hradel ve vlastní režii. Výsledná implementace byla testována v simulaci a je dostatečně zoptimalizována, aby mohla být použita při implementaci Ethernetu na FPGA čipu. Jak návrh, tak implementaci je možné modifikovat pro 400Gb/s Ethernet - v době návrhu ještě oficiálně neexistujícího.
|
|
|
Demonstrace využití platformy System on Chip Pynq Z2
Polášek, Patrik ; Mrázek, Vojtěch (oponent) ; Kekely, Lukáš (vedoucí práce)
Práce se zabývá vývojovou platformou Pynq Z2 s SoC obsahujicim programovatelnou logiku FPGA propojenou s procesorem ARM. Hlavním cílem je vytvoření skupiny vzorových aplikací, které využívají periferie dostupné na vývojové desce a realizují kritické výpočty na FPGA. Tyto aplikace mají podobu šablony dělící funkcionalitu na část komunikující s periferií a druhou část implementující samotný algoritmus výpočtu. Zvoleny byly konkretní algoritmy z oblasti vyhledávání v textu (Knuth-Morris-Pratt algoritmus), filtrace obrazu (změna barev obrazu a vyhlazovací konvoluční maska), filtrace zvukového signálu (dolní propust) a klasifikace internetových paketů (rozhodovací strom). Algoritmy je možné nahradit za vlastní, přičemž okolní rozhraní pro komunikaci s periferií zůstane zachováno. Kromě samotné implementace je ke každé aplikaci poskytnut interaktivní Jupyter Notebook dokument s doprovodným materiálem, který má za cíl usnadnit pochopení dané problematiky.
|
host ::
RSS.