|
|
Vysílač sériových dat ve formátu RS-232
Paul, Martin ; Kubíček, Michal (oponent) ; Kolouch, Jaromír (vedoucí práce)
Cílem této bakalářské práce je navržení vysílače sériových dat formátu RS-232 ve vývojovém prostředí Xilinx ISE WebPACK s možností nastavit detaily formátu vysílaných dat vstupními signály. Dále je nutné prozkoumat požadavky navrženého vysílače na spotřebu strukturních prvků v různých cílových obvodech PLD a na závěr provést ověření funkčnosti návrhu pomocí vývojového kitu.
|
|
|
Rozhraní pro průmyslovou HD kameru
Juřica, Libor ; Dvořák, Vojtěch (oponent) ; Bohrn, Marek (vedoucí práce)
Diplomová práce se zabývá vytvořením obvodu pro příjem dat z průmyslové kamery. Jádro obvodu je navrhováno pro FPGA. Teoretická část obsahuje popis rozhraní SDI, rozbor příslušných standardů SMPTE a specifikaci datového formátu. Je zde popsána obecná charakteristika multigigabitových komunikačních bloků. Praktická část obsahuje návrh SDI přijímače v jazyce VHDL. Práce dále uvádí simulace obvodu, implementaci pro reálnou aplikaci a výsledky měření přenosu signálu přes komutátor.
|
|
|
Implementace rychlých sériových sběrnic v obvodech FPGA
Drbal, Jakub ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Tato diplomová práce se zabývá implementací rychlé sériové sběrnice a SATA kontroléru do obvodu FPGA. Je rozdělena do dvou částí. V první části je navržen sériový vysílač pro komunikaci mezi obvody FPGA a v druhé je navržen kontrolér pro přímé připojení SATA pevného disku k obvodu FPGA. Sériový vysílač pro komunikaci mezi obvody FPGA je navržen podle SATA specifikace. Linková a fyzická vrstva je popsána v jazyce VHDL a implementována do programovatelné logiky.
|
|
|
Návrh a realizace akustické kamery
Koníček, Cyril ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
Tato práce se zabývá návrhem a realizací akustické kamery pro zjištění polohy zdroje zvuku. Podstatou tohoto zařízení je mikrofonní pole snímající akustické podněty, které jsou následně zpracovány algoritmy pro nalezení polohy zdroje zvuku v reálném čase. Výsledná poloha zdroje je zobrazena na LCD displeji doplněná o obraz ze standardní video kamery. Jako výpočetní jednotka slouží hradlové pole FPGA.
|
|
|
Komprese videa v obvodu FPGA
Tomko, Jakub ; Fujcik, Lukáš (oponent) ; Bohrn, Marek (vedoucí práce)
Práca sa venuje rozboru kompresného algoritmu formátu MJPEG a možnostiam jeho implementácie v obvode FPGA. Navrhnuté a vyskúšané boli tri metódy na zníženie dátového toku výsledného videa nad rámec formátu MJPEG. Tieto metódy umožňujú použiť formát MJPEG v aplikáciách vyžadujúcich nízku latenciu. Vyskúšané metódy zahŕňajú filtráciu šumu, použitie systému rozdielových snímok a použitie nižšej kvality videa. Na základe výsledkov bol navrhnutý obvod MJPEG kóderu a dekóderu optimalizovaný pre implementáciu do obvodu FPGA z rady Spartan-6, konkrétne XC6SLX45.
|
|
|
Grafický kontrolér pro obvody FPGA
Rolko, Maroš ; Bohrn, Marek (oponent) ; Pristach, Marián (vedoucí práce)
Táto diplomová práca sa zaoberá návrhom 2D grafického kontroléra pre obvody FPGA. Skladá sa z dvoch častí. V prvej fáze sa venuje rozboru 2D akcelerácie a rozhrania operačného systému Linux pre komunikáciu so zobrazovacími zariadeniami. Druhá časť obsahuje samotný návrh grafického kontroléra a jeho funkčnú implementáciu. Súčasťou práce je popis jednotlivých komponentov z ktorých sa kontrolér skladá a vyhodnotenie parametrov výslednej implementácie. Pre testovanie na konkrétom FPGA obvode je vytvorené testovacie zapojenie, pridávajúce podporu pre použité periférie a vytváranie testovacích dát.
|
|
|
Design of the user-friendly touch screen GUI and a physical connection to an existing simulation hardware device
Husar, Jan ; Kaczmarczyk, Václav (oponent) ; Štohl, Radek (vedoucí práce)
This master’s thesis deals with fundamental principles of the industrial bus AS- Interface as well as with an extension of the FTZ AS-Interface Slave Simulator by touch panel which makes it incomparably easy to control this device. Progress and solution of the touch communication interface for this Slave Simulator have been sketched out by using Amulet LCD module STK-480272C. The design of this communication interface has been created by GEMstudio, software of Amulet Technologies and graphics programs. Further this study deals with software adjustment of FTZ AS-i Slave Simulator. The modification of controlling FPGA in VHDL programming language has been described which ensures the communication with the touch screen. Last chapter deals with questions concerning a user-friendly design of the application.
|
|
|
Signal and data logger
Borsányi, Tamás ; Vyskočil, Pavel (oponent) ; Kolouch, Jaromír (vedoucí práce)
The goal of this project is to design a signal and data logger, which captures analog and digital signals with very long record time. The device supports multichannel complex triggering, a real-time oscilloscope-like mode and an offline mode for analyzing of previously sampled data. This project contains detailed analysis of the topic, description of hardware and software solutions and used methods. The thesis also contains verification tests and measurements. This device will be mainly used for hardware debugging of microprocessor based applications.
|
|
| |
|
|
Zabezpečení vysokorychlostních komunikačních systémů
Smékal, David ; Martinásek, Zdeněk (oponent) ; Hajný, Jan (vedoucí práce)
Diplomová práce se zabývá šifrováním dat pomocí AES a jejich implementací pomocí jazyka VHDL na síťovou FPGA kartu. V teoretické části práce je vysvětlen algorimus šifrování AES, jeho jednotlivé kroky a použité operační módy. Dále je popsán programovací jazyk VHDL, jeho vývojové prostředí Vivado, FPGA karty a konfigurovatelný framework NetCope. Praktickou částí práce je implementace šifry AES–128 v jazyce VHDL, jejíž výstup byl použit v FPGA kartě, která vykoná šifrování. Pomocí simulace byly efektivně odladěny chyby a dále bylo možné provést syntézu. Toto vše bylo prováděno za pomoci vývojového softwaru Vivado. Posledním krokem praktické části práce bylo testování na kartě COMBO-80G. Na FPGA kartu byly implementovány celkem 4 projekty. Dva z nich jsou šifrování a dešifrování ECB módu AES algoritmu a zbylé dva popisují šifrování a dešifrování módu CBC.
|
host ::
RSS.