|
|
Digital signal processing from MEMS microphones
Koníček, Cyril ; Pristach, Marián (referee) ; Fujcik, Lukáš (advisor)
Proposed bachelor thesis is focused to the filter design for digital signal processing from digital microphone (MEMS type). The microphone types, structure of AMDP421 digital microphone and digital filter types are described in details. Selected filters are modelled, designed and simulated in MATLAB tool to meet the filter specification. The results are sufficiently commented and assessed. Afterwards the digital filters are described in VHDL language and implemented to the target FPGA circuit. In frame of the work the extended modules to SPARTAN 3 STARTER KIT are developed and designed to evaluate and demonstrate the proper function of the proposed filter design.
|
|
|
Design of bandpass digital filter
Dvořák, Vojtěch ; Pristach, Marián (referee) ; Fujcik, Lukáš (advisor)
The aim of this work is to explain the problems of digital IIR filters, demostrate process of designing digital filters in Matlab and design a model of ideal band-pass filter with concrete parameters in Matlab. This filter will then serve as a reference model for verification with the filter described in VHDL.
|
|
|
Web-Based Demonstration of Linear Filtering
Novotný, Ondřej ; Bařina, David (referee) ; Černocký, Jan (advisor)
The aim of this work is to create a demonstration application of discrete linear filtering. The introductory section summarizes the theory of digital filtering and filter design. The following chapter describes the existing applets. Subsequently, the concept of the demonstration and its implementation are described. The final part contains tutorial examples of using the demonstration and summary of users' reactions.
|
|
|
Residue Number System Based Building Blocks for Applications in Digital Signal Processing
Younes, Dina ; Brzobohatý, Jaromír (referee) ; Vlček, Čestmír (referee) ; Šteffan, Pavel (advisor)
Předkládaná disertační práce se zabývá návrhem základních bloků v systému zbytkových tříd pro zvýšení výkonu aplikací určených pro digitální zpracování signálů (DSP). Systém zbytkových tříd (RNS) je neváhová číselná soustava, jež umožňuje provádět paralelizovatelné, vysokorychlostní, bezpečné a proti chybám odolné aritmetické operace, které jsou zpracovávány bez přenosu mezi řády. Tyto vlastnosti jej činí značně perspektivním pro použití v DSP aplikacích náročných na výpočetní výkon a odolných proti chybám. Typický RNS systém se skládá ze tří hlavních částí: převodníku z binárního kódu do RNS, který počítá ekvivalent vstupních binárních hodnot v systému zbytkových tříd, dále jsou to paralelně řazené RNS aritmetické jednotky, které provádějí aritmetické operace s operandy již převedenými do RNS. Poslední část pak tvoří převodník z RNS do binárního kódu, který převádí výsledek zpět do výchozího binárního kódu. Hlavním cílem této disertační práce bylo navrhnout nové struktury základních bloků výše zmiňovaného systému zbytkových tříd, které mohou být využity v aplikacích DSP. Tato disertační práce předkládá zlepšení a návrhy nových struktur komponent RNS, simulaci a také ověření jejich funkčnosti prostřednictvím implementace v obvodech FPGA. Kromě návrhů nové struktury základních komponentů RNS je prezentován také podrobný výzkum různých sad modulů, který je srovnává a determinuje nejefektivnější sadu pro různé dynamické rozsahy. Dalším z klíčových přínosů disertační práce je objevení a ověření podmínky určující výběr optimální sady modulů, která umožňuje zvýšit výkonnost aplikací DSP. Dále byla navržena aplikace pro zpracování obrazu využívající RNS, která má vůči klasické binární implementanci nižší spotřebu a vyšší maximální pracovní frekvenci. V závěru práce byla vyhodnocena hlavní kritéria při rozhodování, zda je vhodnější pro danou aplikaci využít binární číselnou soustavu nebo RNS.
|
|
|
Digital Programmable Building Blocks with the Residue Number Representation
Sharoun, Assaid Othman ; Mikula, Vladimír (referee) ; Šimčák, Marek (referee) ; Musil, Vladislav (advisor)
V systému s kódy zbytkových tříd je základem skupina navzájem nezávislých bází. Číslo ve formátu integer je reprezentováno kratšími čísly integer, které získáme jako zbytky všech bází, a aritmetické operace probíhají samostatně na každé bázi. Při aritmetických operacích nedochází k přenosu do vyšších řádů při sčítání, odečítání a násobení, které obvykle potřebují více strojového času. Srovnávání, dělení a operace se zlomky jsou komplikované a chybí efektivní algoritmy. Kódy zbytkových tříd se proto nepoužívají k numerickým výpočtům, ale jsou velmi užitečné pro digitální zpracování signálu. Disertační práce se týká návrhu, simulace a mikropočítačové implementace funkčních bloků pro digitální zpracování signálu. Funkční bloky, které byly studovány jsou nově navržené konvertory z binarní do reziduální reprezentace a naopak, reziduální sčítačka a násobička. Nově byly také navržené obslužné algoritmy.
|
|
|
Implementation of software radio into FPGA
Šrámek, Petr ; Maršálek, Roman (referee) ; Prokeš, Aleš (advisor)
The common objective of this project is implementation of software defined radio (SDR) into FPGA. The text contains review and comparison of several hardware concepts intended for SDRs implementation then the methods for digital implementation of various components of radios as the filters, mixers and others are mentioned. Part of the text introduces used hardware platform and describes software support for designing, simulations and implementation into hardware. Significant part of project describes complex of external hardware components as filter, amplifier and control panel designed and built within the project realization. But the main part of project demonstrates design of the software solution of radio receiver. There is specified architecture of radio for FM broadcast receiving, next the more complex systems with carrier recovery algorithm are presented. These systems are able to work with AM, BPSK and QPSK modulations. It is possible to implement all these receivers into hardware and verify their operation. The practical laboratory theme has been outlined within the project run.
|
|
| |
|
| |
|
| |
|
| |
guest ::
