|
|
P4 cryptographic primitive support
Cíbik, Peter ; Malina, Lukáš (oponent) ; Smékal, David (vedoucí práce)
This diploma thesis deals with the problem of high-speed communication security which leads to the usage of hardware accelerators, in this case high-speed FPGA NICs. Work with simplification of development of FPGA hardware accelerator applications using the P4 to VHDL compiler. Describes extension of compiler of cryptographic external objects support. Teoretical introduction of the thesis explains basics of P4 language and used technologies. Describes mapping of external objects to P4 pipeline and therefore to FPGA chip. Subsequently deals with cryptographic external object, compatible wrapper implementation and verification of design. Last part describes implementation and compiler extension, cryptographic external object support and summarizes reached goals.
|
|
|
Analýza a extrakce položek z hlaviček paketů v FPGA
Selecký, Roman ; Košař, Vlastimil (oponent) ; Kořenek, Jan (vedoucí práce)
Zariadenia, ktoré sa zúčastňujú komunikácie prostredníctvom počítačových sietí, potrebujú spracovávať pakety a získavať informácie z hlavičiek protokolov. S nárastom počtu protokolov a častými zmienami v ich definíciách, vzniká potreba zaistiť nielen vysokú rýchlosť, ale aj flexibilitu analyzátorov paketov. Preto je cieľom tejto práce vytvoriť návrh jednotky, ktorá umožní jednoducho definovať nové protokoly a generovať výkonnú hardwarovú architektúru. Využitie jazyka P4, popisujúceho hlavičky prokolov a spracovávanie paketov, v kombinácii s možnosťou rekonfigurovať hradlové polia FPGA, nám umožňuje vytvoriť flexibilný analyzátor paketov. Aby bolo možné dostatočne rýchlo premietať zmeny v popise tohto analyzátora, bol vyvynutý program mapujúci popis v jazyku P4 do navrhnutej architektúry.
|
|
|
Překladač jazyka P4.16 využívající vysokoúrovňovou syntézu
Neruda, Jakub ; Kekely, Lukáš (oponent) ; Martínek, Tomáš (vedoucí práce)
Jazyk P4, určený pro programování funkcionality síťových prvků je v současnosti progresivním trendem na poli síťové administrace. Nicméně tento jazyk se stále vyvíjí a jeho poslední revize P416 výrazně změnila nejen možnosti jazyka a jeho syntax, ale i celý kompilátor. Sdružení CESNET podporuje vývoj P4, a proto i jeho se týká přechod na nový standard. Tato práce zkoumá možné problémy spojené s migrací, konkrétně překlad vysokoúrovňových uživatelských akcí do VHDL popisu s využitím vysokoúrovňové syntézy, zapojování speciálních extern objektů a podporu atomických sekcí. Text diskutuje možné způsoby zapojení HDL komponent, jakož i organizaci jejich paměťového prostoru pro runtime konfiguraci ze software. Taktéž je přiblížena architektura kompilátoru, s praktickými ukázkami realizace základních objektů pro překlad P4 do cílové architektury. Závěr práce demonstruje využití nástroje Vivado HLS pro optimalizaci C++ kódů za účelem co největšího výkonu výsledného obvodu.
|
|
|
Monitorování síťového provozu s využitím jazyka P4
Patová, Pavlína ; Matoušek, Jiří (oponent) ; Martínek, Tomáš (vedoucí práce)
Dnes se často setkáváme s potřebou monitorovat kvalitu sítě a služeb. K tomuto účelu může posloužit například INT. Cílem je nalézt optimální platformu a s tím spojený překladač pro implementaci INT, pokusíme se tedy k již implementovaným aplikacím (T4P4S, BMv2) nalézt alternativu. Tyto dvě platformy, ale také zmíníme a rozebereme jejich výhody a nevýhody. Výsledkem práce je přehled možností jednotlivých kompilátorů a výkonu popsaných řešení.
|
|
|
Graf řízení toku programů v jazyce P4
Ponek, Timotej ; Šišmiš, Lukáš (oponent) ; Kekely, Lukáš (vedoucí práce)
Koncept SDN sa postupne stal jedným z najpopulárnejších riešení správy sietí. Umožňuje rýchlu rekonfigurovateľnosť sieťových zariadení tak, aby odrážala aktuálne požiadavky a taktiež umožňovala rýchle testovanie nových riešení. Týmto podporuje pokrok v sieťovej oblasti. Táto práca sa venuje jazyku P4, ktorý je jednou z implementácií konceptu SDN. Prínosom práce je zlepšenie časti existujúceho open-source prekladača jazyka P4, ktorá slúži na generovanie grafov riadenia toku programu. Nová implementácia zachytáva tok programu aj vo vnútri tabuliek a akcií, čo umožňuje ľahšie kontrolovať výstup prekladu a ďalej optimalizovať prekladač pre potreby redukcie mŕtveho kódu. Taktiež poskytuje možnosť generovať fullgraf vo formáte dot a preddefinovanom json formáte, ktorý zachytáva tok programu naprieč všetkými funkčnými blokmi daného P4 programu.
|
|
|
Hardware-Accelerated Cryptography For Software-Defined Networks
Cíbik, Peter
This paper presents a Software-Defined Network (SDN) cryptographic solution targetedon high-speed smart Network Interface Cards (NICs) with an FPGA chip. This solution providesa fast alternative method to develop network-oriented data processing cryptography applications foran accelerator. A high-level programming language – Programming Protocol-independent PacketProcessor (P4) – is used to avoid a complex and time-consuming hardware development. The solutionconsists of two main parts: a library of mainly used cryptographic primitives written in VHSICHardware Description Language (VHDL) i.e. a symmetric cipher (AES-GCM-256), a hash function(SHA-3), a SHA-3-based Hash-based Message Authentication Code (HMAC), a digital signaturescheme (EdDSA) and a post-quantum digital signature scheme (Dilithium), and a compiler P4/VHDLwith the support for these cryptographic components as external objects of P416.
|
|
|
Cryptographic Externs Support In P416/Vhdl Compiler For Fpga Board Target Platform
Cíbik, Peter
This paper deals with the problem of data security and secure communication at high speed, which leads to the usage of hardware accelerators, in this case high-speed FPGA NICs. It proposes an effective way how to develop applications for an FPGA-based acceleration platform. The compiler is produced by Netcope Technologies a. s. and is called Netcope P4. It allows development in high-level language P4. The key value of this product is compiler P4_16/VHDL, which compiles a P4 application source code and maps it on a target FPGA platform. The main goal of this paper is the extension of the compiler to support cryptographic external objects, which can be used in the design of applications using cryptographic features like a hash function over payload, encryption, etc. It describes design of pipeline with control block for external objects, interface of these control blocks and implementation steps.
|
|
|
Flexibilní vyvažovač zátěže s využitím jazyka P4
Šesták, Jindřich ; Fukač, Tomáš (oponent) ; Martínek, Tomáš (vedoucí práce)
V současnosti jsou servery internetových služeb většinou shlukovány do skupin, aby měly dostatečný výkon obsloužit dotazy klientů. Každý tento shluk potřebuje Vyvažovač zátěže, který pro každý dotaz vybere jeden ze serverů, který dotaz obslouží. Pro popis takového zařízení zpracovávající pakety lze využít jazyk P4. V rámci této práce byly prostudovány principy vyvažování, proveden návrh, implementace a testování jednoduchého Vyvažovače zátěže popsaného v jazyce P4. Program je testován pomoci Behaviorálního modelu jazyka P4 na běžném procesoru a také na kartě NFB-200G2QL díky prostředí Netcope od sdružení CESNET.
|
|
|
Ochrana před DoS útoky s využitím jazyka P4
Vojanec, Kamil ; Fukač, Tomáš (oponent) ; Kučera, Jan (vedoucí práce)
Bakalářská práce se zabývá přepracováním architektury existujícího zařízení pro ochranu před útoky typu DoS (Denial of Service, odepření služby) do prostředí vysokoúrovňového programovacího jazyka P4. Důvodem využití jazyka P4 je usnadnění adaptace funkční části zařízení na měnící se typy útoků. Nově vytvářené zařízení je navrženo jako modulární a umožňuje snadnou modifikaci změnou zapojených komponent. Cílovou platformou pro tuto práci jsou akcelerační karty s FPGA čipy. Výsledkem práce je návrh řady firmwarových modulů pro ochranu před DoS útoky a implementace cílové aplikace sestavené z těchto modulů. Dílčí výsledky práce byly prezentovány na mezinárodní konferenci IEEE ANCS (Symposium on Architectures for Networking and Communication Systems) v září 2019 na University of Cambridge.
|
|
|
Akcelerace virtuálního přepínače Open vSwitch
Vodák, David ; Orsák, Michal (oponent) ; Martínek, Tomáš (vedoucí práce)
Virtuální přepínač je program, který slouží k přípojení virtuálních strojů k síti, a proto je velmi důležitou součástí virtualizace serveru. Nicméně virtuální přepínač spotřebovává značné množství výkonu serveru, na kterém běží. Pro virtuální přepínač Open vSwitch (OvS) bylo naměřeno, že při síťovém provozu o rychlosti 10 Gb/s spotřebuje přibližně 4 jádra procesoru. Spotřeba výkonu pak roste s rychlostí přenosu a eventuálně se může dostat do bodu, kdy bude neúnosná. Tato bakalářská práce, se zabývá akcelerací OvS za pomoci rozšíření DPDK Poll Mode Driveru, který OvS bude používat. Je zaměřena na rozšíření DPDK PMD o podporu virtualizační technologie SR-IOV a rozhraní pro offload klasifikačních pravidel do hardware RTE flow. V rámci práce byla implementována podpora SR-IOV v PMD a následně otestována na OvS. Dále byla navržena a částečně implementována podpora RTE flow.
|
host ::
RSS.