Název:
Inference neuronové sítě na zařízení ZYNQ
Překlad názvu:
Neural network inference on the ZYNQ
Autoři:
Masár, Filip ; Bidlo, Michal (oponent) ; Mrázek, Vojtěch (vedoucí práce) Typ dokumentu: Bakalářské práce
Rok:
2024
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze][eng]
Neuronové sítě jsou stále populárnější. Inference se v dnešní době provádí nejen na výkonných grafických kartách, ale také na vestavěných systémech s nízkou spotřebou. Tato bakalářská práce zkoumá způsoby testování odolnosti systému proti poruchám na hardwarovém akcelerátoru neuronových sítí. Navrhuje použití FPGA pro zvýšení rychlosti experimentů s odolností proti poruchám. K dosažení tohoto cíle byl použit open-source akcelerátor NVDLA, který byl upraven tak, aby podporoval injektování poruch. Pro demonstraci navrhovaného řešení byla vypracována jednoduchá analýza odolnosti vůči poruchám pomocí sítě ResNet-18.
Neural networks are becoming increasingly popular. Inference is now performed not only on high-end GPUs, but also on low-power embedded systems. This bachelor’s thesis explores ways to test fault tolerance on the hardware accelerator of neural networks. It propose the use of FPGAs to increase the performance of fault tolerance experiments. To achieve this goal, an open-source accelerator NVDLA was used and modified to support fault injection. Furthermore, an analysis of the fault tolerance of ResNet-18 is presented to demonstrate the proposed solution.
Klíčová slova:
FPGA; injekce poruch; Neuronová síť; NVDLA; odolnost proti poruchám; vestavěný systém; embedded system; fault injection; fault tolerance; FPGA; Neural network; NVDLA
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: https://hdl.handle.net/11012/247848