Název: Instruction Mapping Process on the VLIW Architectures
Autoři: Mego, Roman
Typ dokumentu: Příspěvky z konference
Jazyk: eng
Nakladatel: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií
Abstrakt: This paper deals with the process of instruction mapping on the digital signal processors. This process is used by the newly developed tool, which is designed for generating low-level assembly code for very long instruction word processors. The tool is suitable for creating cores of the signal processing algorithms.
Klíčová slova: digital signal processing; instruction mapping; low-level; very long instruction word
Zdrojový dokument: Proceedings of the 22nd Conference STUDENT EEICT 2016, ISBN 978-80-214-5350-0

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/83961

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-613779


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Konferenční materiály > Příspěvky z konference