Název: Automatizovaný testbed pro SIL/PIL testování firmware pomocí FPGA
Překlad názvu: Automated testbed for SIL/PIL testing of embedded application using FPGA
Autoři: Prusák, Lukáš ; Burian, František (oponent) ; Arm, Jakub (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2022
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze] [eng]

Klíčová slova: CPU; FPGA; HDL; NEORV32; RISC-V; soft-core; SystemVerilog; tcl; testbed; testbench; VHDL; Vivado; CPU; FPGA; HDL; NEORV32; RISC-V; soft-core; SystemVerilog; tcl; testbed; testbench; VHDL; Vivado

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/204799

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-612997


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce
 Záznam vytvořen dne 2024-04-02, naposledy upraven 2024-04-02.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet