Original title: Modelování HW designu v UGE
Translated title: Hardware Modelling in UGE
Authors: Varga, Ladislav ; Očenášek, Pavel (referee) ; Smrčka, Aleš (advisor)
Document type: Bachelor's theses
Year: 2007
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Predmetom tejto práce bolo navrhnúť zásuvný modul pre program Univerzálny grafický editor, ktorý uživateľom umožní vytvárať návrh hardware. Návrh HW architektúry začína spravidla kreslením blokových schém navrhovaného systému. Návrh je potom zapísaný v niektorom z jazykov, slúžiacich pre popis hardware. Keďže implementácia návrhu v týchto jazykoch má modulárnu štruktúru, tzn. podobnú štruktúre blokovej schémy HW návrhu, je možné uvažovať o preklade schémy, ktorú v programe nakreslí vývojár, do zdrojového kódu jazyka pre popis hardware. Táto myšlienka má za cieľ uľahčiť návrhárom HW prácu, ktorá môže byť zautomatizovaná. Navrhnutý modul poskytuje prostriedky pre vytváranie HW schém a komponent na rôznej úrovni abstrakcie a interaktívne týmito úrovňami prechádzať. Modul tiež implementuje preklad nakreslenej HW schémy do kódu jazyka VHDL. The goal of this thesis is to create a plugin for application Universal graphic editor, which will allow users to design a hardware architecture. Design of hardware architecture usualy starts with drawing of block diagrams of system which is being developed. Next step is to transcribe this drawn design into some hardware description language (HDL). Since structure of hardware design written in HDL is modular, i.e. similar to the structure of its block diagram, it's possible to translate block diagram of hardware design into HDL source code. The point of this idea is to get rid of designer's work on re-writing the block diagram into HDL language, as this can be automated. Designed plugin allows users to create block diagrams and new hardware components on different layers and switch between these layers interactively. Modul also implements the translation of drawn diagram into VHDL source code.
Keywords: diagram; diagram drawing; diagram translation into VHDL source code; dynamic link libraries; graph; hardware components; hardware design; plugin; UGE; Universal graphic editor; dynamicky linkované knižnice; graf; HW komponenty; kreslenie schém; návrh hardware; preklad schémy do kódu VHDL; UGE; Univerzálny grafický editor; zásuvný modul

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/187346

Permalink: http://www.nusl.cz/ntk/nusl-600432


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses