Název:
Návrh a implementace kodéru a dekodéru Iwadariho kódu
Překlad názvu:
Design and Implementation of a Codec for Iwadari Code
Autoři:
Křivánek, Jan ; Drábek, Vladimír (oponent) ; Sekanina, Lukáš (vedoucí práce) Typ dokumentu: Bakalářské práce
Rok:
2007
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze][eng]
Náplní předkládané práce je návrh, implementace a následné otestování obvodů realizujících kodér a dekodér Iwadariho kódu obecné zabezpečující schopnosti. Návrh vychází z nastíněné teorie protichybových kódových systémů a je podložen odvozeným matematickým aparátem. Popis implementace je zaměřen na využití jazyka VHDL . Ověření správné činnosti implementovaného modelu kodéru i dekodéru byla provedena simulací ve specializovaných vývojových prostředích. Finální demonstraci funkce poskytuje praktická realizace testovacího zapojení kodéru a dekodéru na experimentální výukové platformě FIT-kit.
This thesis deals with the design, the implementation and oncoming testing of circuits implementing the encoder and the decoder of the Iwadari code with universal correction ability. The design according to the theory of forward error correction systems is well-founded by mathematic modeling. Describing of the implementation prefers VHDL language. The implemented encoder and decoder were simulated in specialized development environments to verify their correct operation. Final demonstrational physical implementation of testing connection of the encoder and the decoder in experimental educational platform FIT-kit was made to show their function and mechanism.
Klíčová slova:
FIT-kit; FPGA; Iwadariho dekodér; Iwadariho kodér; VHDL; zabezpečovací kódování; FIT-kit; forward error correction; FPGA; Iwadari´s decoder; Iwadari´s encoder; VHDL
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/187366