Original title: Návrh převodníku AD s nízkým napájecím napětím v technologii CMOS
Translated title: Design of AD converter with low supply voltage in CMOS technology
Authors: Holas, Jiří ; Háze, Jiří (referee) ; Kledrowetz, Vilém (advisor)
Document type: Master’s theses
Year: 2016
Language: eng
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [eng] [cze]
Tato diplomová práce se zabývá návrhem 12 bitového řetězového A/D převodníku. Součástí návrhu bylo vytvořit referenční model převodníku v prostředí Matlab a determinovat faktory, které negativně ovlivňují výsledek konverze. S využitím nabytých poznatků navrhnout řetězový převodník na transistorové úrovni v prostředí Cadence. V teoretické části jsou shrnuty základy A/D převodu a dále jsou představeny nejčastěji používané architektury A/D převodníků. V dalších částech je popsán a diskutován vliv neidealit na vlastnosti řetězových převodníků. Praktická část se již věnuje popisu základních charakteristik řetězových převodníků a dokazuje funkci modelu. Z výsledků modelové struktury byly stanoveny reálné parametry, které byly dále využity v procesu tvorby návrhu v CMOS technologii TSMC 0,18m s nízkým napájecím napětím. This master thesis is dedicated to the design of 12-bit pipeline ADC. The part of the design was to create a reference model ADC in the Matlab environment and to determine factors that negatively affect the results of the conversion. Based on experiences gained in the mathematical model, the pipeline ADC on the transistor level was designed in the Cadence environment. The theoretical part summarizes the fundamentals of A / D conversion and introduces the most commonly used architecture of A / D converters. Furthermore, the influence of non-idealities on the conversion process is described and discussed. The practical part is dedicated to description of ADC’s model basic characteristics and confirms the model functionality. From the results of the model structure the real parameters were determined and used in the design process in CMOS technology TSMC 0,18m with low power supply.
Keywords: 18m; 2; 5 bit MDAC; Cadence; Matlab; model; TSMC 0; Řetězový A/D převodník; 2.5-bit MDAC; Cadence; Matlab; model; Pipelined ADC; TSMC 0.18 m

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/58973

Permalink: http://www.nusl.cz/ntk/nusl-586539


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses