Original title: Vzorové úlohy pro hradlová pole
Translated title: Samples of examples for configurable gate array
Authors: Bajer, Jan ; Spáčil, Tomáš (referee) ; Bastl, Michal (advisor)
Document type: Bachelor's theses
Year: 2020
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta strojního inženýrství
Abstract: [cze] [eng]
Tato práce se zabývá problematikou hradlových polí a jejich postavením vzhledem k mikroprocesorové technice. Cílem je představit práci s hradlovými poli na sadě základních realizací v rámci oboru mechatronika. Úlohy jsou zpracovány s využitím jazyka VHDL a jsou primárně určeny na zařízení od společnosti Altera / Intel. This thesis introduces the issue of configurable gate arrays and their position with respect to microprocessor technology. The aim is to present work with gate arrays on a set of basic realizations within the field of mechatronics. The examples are processed using VHDL and they are primarily intended for Altera / Intel devices.
Keywords: AD converter; Altera; Configurable gate array; Cyclone; DC motor; FPGA; Intel; PID controller; PWM; stepper motor; UART; VHDL; AD převodník; Altera; Cyclone; FPGA; Hradlová pole; Intel; krokový motor; PID regulátor; PWM; stejnosměrný motor; UART; VHDL

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/193469

Permalink: http://www.nusl.cz/ntk/nusl-564291


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses