Název: Návrh a vývoj desky hardwarového akcelerátoru náročných výpočtů s více FPGA
Překlad názvu: Design and Development of a Hardware Accelerator of Demanding Computations with Multiple FPGAs
Autoři: Zach, Petr ; Levek, Vladimír (oponent) ; Šťáva, Martin (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2023
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze] [eng]
Tato diplomová práce se zabývá návrhem a vývojem desky plošných spojů s více FPGA obvody propojených vysokorychlostní sběrnicí. Cílem práce je navrhnout a vyvinout zařízení, které bude schopno urychlit výpočty softwarově-náročných algoritmů v různých oblastech, jako je například zpracování obrazu, strojové učení, kryptografie a další algoritmy z oblasti digitálního zpracování signálů. První kapitola představuje oblast hardwarové akcelerace, zaměřuje se na vlastnosti čipů používaných v této oblasti a porovnává je. Druhá kapitola zkoumá možnosti hardwarových akcelerátorů na trhu. Třetí kapitola popisuje samotný návrh proprietárního hardwarového akcelerátoru. Nejprve je představen koncepční návrh, který vysvětluje strukturu výsledného zařízení. Následně je podrobně popsán návrh prototypu tohoto zařízení a jeho implementace na DPS. This master's thesis focuses on the design and development of a printed circuit board with multiple FPGA connected by a high-speed bus. The goal of the project is to design and develop a board that will be able to accelerate calculations of demanding algorithms in various applications such as image processing, machine learning, cryptography, and other algorithms from the field of digital signal processing. The first chapter introduces the field of hardware acceleration, focusing on the characteristics of chips used in this field and comparing them. The second chapter examines the possibilities of hardware accelerators on the market. The third chapter describes the conceptual design of a custom hardware accelerator. First, the conceptual design is introduced, explaining the structure of the device. Subsequently, the design of the prototype of this device and its implementation on a PCB are described in detail.
Klíčová slova: digitální zpracování signálu; FPGA; Hardwarová akcelerace; návrh DPS; návrh hardwarového akcelerátoru; vysokorychlostní rozhraní; Xilinx; design of hardware accelerator; digital signal processing; FPGA; Hardware acceleration; high-speed interface; PCB design; Xilinx

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/210031

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-526536


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce