Název:
Universal asynchronous receiver/transmitter implementation in VHDL
Autoři:
Prášil, Pavel ; Petyovský, Petr Typ dokumentu: Příspěvky z konference
Jazyk:
eng
Nakladatel: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií
Abstrakt:
The article deals with the design of an asynchronous serial receiver/transmitter and its implementation into the FPGA. The design will be used as a laboratory exercise in the course ”Logical circuits and systems”. This paper contains the basic design of UART and the following features which will be added. UART design will be used as a communication interface between PC and an existing programmable multichannel sound generator (PSG) design, which is already implemented in FPGA.
Klíčová slova:
FPGA; programmable multichannel sound generator; UART; VHDL Zdrojový dokument: Proceedings I of the 28st Conference STUDENT EEICT 2022: General papers, ISBN 978-80-214-6029-4
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/209293