Název:
Vzorové úlohy pro hradlová pole
Překlad názvu:
Samples of examples for configurable gate array
Autoři:
Bajer, Jan ; Spáčil, Tomáš (oponent) ; Bastl, Michal (vedoucí práce) Typ dokumentu: Bakalářské práce
Rok:
2020
Jazyk:
cze
Nakladatel: Vysoké učení technické v Brně. Fakulta strojního inženýrství
Abstrakt: [cze][eng]
Tato práce se zabývá problematikou hradlových polí a jejich postavením vzhledem k mikroprocesorové technice. Cílem je představit práci s hradlovými poli na sadě základních realizací v rámci oboru mechatronika. Úlohy jsou zpracovány s využitím jazyka VHDL a jsou primárně určeny na zařízení od společnosti Altera / Intel.
This thesis introduces the issue of configurable gate arrays and their position with respect to microprocessor technology. The aim is to present work with gate arrays on a set of basic realizations within the field of mechatronics. The examples are processed using VHDL and they are primarily intended for Altera / Intel devices.
Klíčová slova:
AD převodník; Altera; Cyclone; FPGA; Hradlová pole; Intel; krokový motor; PID regulátor; PWM; stejnosměrný motor; UART; VHDL; AD converter; Altera; Configurable gate array; Cyclone; DC motor; FPGA; Intel; PID controller; PWM; stepper motor; UART; VHDL
Instituce: Vysoké učení technické v Brně
(web)
Informace o dostupnosti dokumentu:
Plný text je dostupný v Digitální knihovně VUT. Původní záznam: http://hdl.handle.net/11012/193469