Original title: Automatizace verifikace řízené pokrytím pro procesory ASIP
Translated title: ASIPs Intelligent Testbench Automation
Authors: Badáň, Filip ; Hynek, Jiří (referee) ; Zachariášová, Marcela (advisor)
Document type: Bachelor's theses
Year: 2016
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Táto práca sa zaoberá návrhom a implementáciou automatizácie verifikácie riadenej pokrytím pomocou genetického algoritmu pre aplikačne špecifické procesory. Cieľom práce je prepojiť verifikačné prostredie podľa metodiky UVM s už navrhnutým genetickým algoritmom a pripraviť ho na integráciu do vývojového prostredia Codasip Studio. Jadro finálneho riešenia spočíva v úprave UVM komponentov verifikačného prostredia a v zabezpečení správnej komunikácie genetického algoritmu s generátorom náhodných aplikácií. This thesis focuses on the proposal and implementation of intelligent testbench automation for application-specific processors. The main goal of the thesis is to connect UVM verification environment with already designed genetic algorithm and to prepare this verification environment for integration into Codasip Studio development environment. The core of the final solution is modification of UVM components in verification environment and communication between the genetic algorithm and the generator of random test applications.
Keywords: ASIP processors; Codasip Studio; functional verification; genetic algorithm; SystemVerilog; UVM; ASIP procesory; Codasip Studio; funkčná verifikácia; genetický algoritmus; SystemVerilog; UVM

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/62209

Permalink: http://www.nusl.cz/ntk/nusl-255716


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses