Original title: Simulátor procesoru s operací násobení
Translated title: Multiple Operation Simulation
Authors: Závada, Vladislav ; Šátek, Václav (referee) ; Kunovský, Jiří (advisor)
Document type: Bachelor's theses
Year: 2016
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá numerickou integrací. Nejprve je popsáno numerické řešení diferenciálních rovnic použitím metody Taylorovy řady. Poté jsou popsány jednotlivé varianty integrátorů. V praktické části je popsán návrh dvouvstupého integrátoru násobení a dále jeho realizace v prostředí FPGA. Pro tento integrátor je také vytvořen simulátor znázorňující jeho funkci. This work deals with the numeric integration. The reader is acquainted with the numerical solution of differential equations using Taylor series method. Then describes the different variants integrators. The practical part describes the design double-input integrator with multiplication and its implementation in an FPGA. For this integrator is also provided a simulator demonstrate its function.
Keywords: controller; diferential equation; FPGA; integrator; multiplication; numeric integration; simulation; Taylor series; VHDL; diferenciální rovnice; FPGA; integrátor; numerická integrace; násobení; simulace; Taylorova řada; VHDL; řadič

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/62201

Permalink: http://www.nusl.cz/ntk/nusl-255708


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses