Original title: Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware
Translated title: Transformation between the Microprocessor's Description Language and the Hardware Language
Authors: Novotný, Tomáš ; Masařík, Karel (referee) ; Hruška, Tomáš (advisor)
Document type: Master’s theses
Year: 2007
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Diplomová práce Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware je zaměřena na návrh aplikačně specifických mikroprocesorů s využitím jazyka ISAC. Zabývá se návrhem a implementací transformace, která popis mikroprocesoru v jazyce ISAC převádí na ekvivalentní popis v jazyce VHDL. Kapitola Přehled o zkoumané problematice popisuje zvolenou problematiku, objasňuje některé pojmy s problematikou související a představuje návrh výše zmiňované transformace. V kapitole nazvané Návrh řešení jsou postupně uvedena nová rozšíření jazyka ISAC, dále je popsán návrh řešení transformace a implementace generátoru popisu v jazyce VHDL, který provádí transformaci. Závěr diplomové práce diskutuje případné rozšíření práce a dosažené výsledky. The Master's thesis Transformation of the microprocessor's description language to the hardware description language is aimed at design of application specific microprocessors with using ISAC language. It deals with design and implementation of transformation which converts description of microprocessor in ISAC language into equivalent description in VHDL language. The chapter Summary of research problems describes chosen problems, showing up some notions connected with problems and presents suggestion of transformation mentioned above. The chapter Suggestion of solution presents new extension of ISAC language. There is also described the way of design solution of transformation and solution of implementation of VHDL generator which performs transformation. Conclusion of thesis discusses next points of future work reached results.
Keywords: embedded system; hardware/software co-design; ISAC language; microprocessor; process graph; processor; processor's templates; project Lissom; transformation; VHDL language; graf procesů; hardware/software co-design; jazyk ISAC; jazyk VHDL; mikroprocesor; procesor; projekt Lissom; transformace; vestavěný systém; šablony mikroprocesoru

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/53981

Permalink: http://www.nusl.cz/ntk/nusl-236838


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses