Original title: Testování spojů a externích paměťových komponent v FPGA
Translated title: Testing of Wires and External Memory Components in FPGA
Authors: Louda, Martin ; Kořenek, Jan (referee) ; Martínek, Tomáš (advisor)
Document type: Master’s theses
Year: 2008
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá testováním propojů a paměťových prostředků na kartě COMBO2. Začátek práce je věnován představení problematiky testování propojů a pamětí typu RAM. V hlavní části práce je představen návrh obecné architektury testu propojů a testu paměťových prostředků, který je soustředěn na cílovou platformu FPGA. This work deals with COMBO2 card interconnect and memory devices testing. In the beginning of the paper, some existing testing algorithms for interconnect and RAM memories testing are introduced. This work is devoted to proposal of generic architecture for interconnect and memory devices testing. The proposed architecture is optimized for FPGA implementation.
Keywords: COMBO2; FPGA; Handel-C; interconnect testing; March test; RAM memory testing; VHDL; wires testing; COMBO2; FPGA; Handel-C; March test; testování pamětí RAM; testování spojů; VHDL

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/53209

Permalink: http://www.nusl.cz/ntk/nusl-235966


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses