Název: Implementace audio ekvalizéru v hradlovém poli FPGA
Překlad názvu: Audio equalizer implementation based on FPGA structure
Autoři: Otisk, Libor ; Valach, Soběslav (oponent) ; Kváš, Marek (vedoucí práce)
Typ dokumentu: Bakalářské práce
Rok: 2010
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze] [eng]

Klíčová slova: ekvalizér; filtr; FIR; FPGA; I2C; IIR; pevná řádová čárka; plovoucí řádová čárka; equalizer; filter; FIR; fixed point; floating point; FPGA; I2C; IIR

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/16416

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-231833


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Bakalářské práce
 Záznam vytvořen dne 2016-06-03, naposledy upraven 2022-09-04.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet