Název: Implementation of AES Algorithm on FPGA
Autoři: Smékal, D.
Typ dokumentu: Příspěvky z konference
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií
Abstrakt: This paper presents a VHDL (Very High Speed Integrated Circuit Hardware Description Language) implementation of 128-bit AES (Advanced Encryption Standard) on FPGA card (FieldProgrammable Gate Array) using Virtex-7 FPGA chip manufactured by Xilinx company. In this project our main concern is to implement all modules of this algorithm on hardware.
Klíčová slova: AES; Cryptography; FPGA; VHDL
Zdrojový dokument: Proceedings of the 21st Conference STUDENT EEICT 2015, ISBN 978-80-214-5148-3

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/42973

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-207164


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Konferenční materiály > Příspěvky z konference