|
|
Optimalizace zdanění příjmů společníka s.r.o.
Jedlička, Petr ; Urbánková, Růžena (oponent) ; Polák, Michal (vedoucí práce)
Tato práce se zabývá optimalizací zdanění společníka ve společnosti s ručením omezeným. Práce se snaží najít odpověď na otázku, zda je pro společníka výhodnější zdanění odměny za práci pro společnost, tedy práci zdaněnou jako příjem ze závislé činnosti včetně odvodu pojistného, anebo zdanění podílu na zisku z majetkového podílu na společnosti.
|
|
|
Verifikace funkčních bloků pro FPGA
Kříž, Daniel ; Smékal, David (oponent) ; Jedlička, Petr (vedoucí práce)
Tato diplomová práce je věnována problematice verifikací funkčních bloků pro FPGA. V teoretické části práce je popsán koncept verifikace, verifikačních metodologií, které poskytují potřebné nástroje pro otestování daného návrhu, a na závěr je diskutovaná problematika Ethernetu a jeho odlišnosti oproti nízkolatenční variantě. Cílem praktické části diplomové práce je na základě získaných teoretických znalostí a vybrané verifikační metodologie sestrojit verifikační prostředí, provést důkladnou verifikaci nízkolatenční fyzické vrstvy Ethernetu a na závěr realizovat měření latence a propustnosti tohoto obvodu.
|
|
|
Kryptografie na výkonově omezených zařízeních
Šťovíček, Petr ; Jedlička, Petr (oponent) ; Dzurenda, Petr (vedoucí práce)
Bakalářská práce analyzuje možnosti aplikace kryptografických primitiv a protokolů na různá výpočetně a paměťově omezená zařízení. Následně implementuje systém bezpečného sběru dat ze senzorů. Práce ve své teoretické části rozebírá jednotlivé kryptografické algoritmy, operační systém RIOT a dostupné metody bezdrátového přenosu dat. Následně prezentuje výsledky výkonnostních testů různých kryptografických operací. Na tomto základě navrhne a realizuje systém, který zajišťuje důvěrnost, autentičnost a integritu přenášených dat.
|
|
|
Hlukoměr a detektor zvuků
Jedlička, Petr ; Novák, Marek (oponent) ; Povalač, Aleš (vedoucí práce)
Práce se zabývá návrhem a konstrukcí hlukoměru, který vyjadřuje míru hluku pomocí hladiny akustického tlaku. Pro měření hluku je možné nastavit jeden ze dvou váhových filtrů typu A nebo C zohledňujících vlastnosti lidského sluchu, dále je možné přepínat mezi režimy Fast a Slow v závislosti na rychlosti změn měřené hladiny hluku. Zařízení dále umožňuje odesílání naměřených hodnot do počítače pomocí měřící aplikace. Zařízení je napájeno třemi tužkovými bateriemi nebo přes USB rozhraní z počítače. Hlukoměr je možné hlasově ovládat.
|
|
|
Konstrukce modulární miniaturizované aparatury pro zachytávání iontů
Jedlička, Petr ; Pham, Minh Tuan ; Grim, Jakub ; Čížek, Martin ; Čepil, Adam ; Slodička, L. ; Číp, Ondřej
Rozvíjíme novou experimentální aparaturu pro laserové chlazení zachycených iontů, zaměřenou na vysokou homogenitu elektrického pole, modularitu a malé rozměry. Aparatura umožňuje měření s Coulombovskými krystaly a snadnou modifikaci pro různé experimenty. Past s vysokou homogenitou je vytvořena elektroerozivním obráběním, zatímco modularita umožňuje výměnu klíčových částí. Díky miniaturizaci rozměrů dosahujeme větší numerické apertury objektivů a snížení rozměrů magnetického stínění. Tato přenosná aparatura nabízí nové možnosti pro studium iontů a je perspektivní pro aplikace v družicových systémech a průzkumných satelitech.
|
|
|
Komunikace uvnitř hardwarově akcelerovaného obvodu
Rosa, Michal ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
|
|
|
Komunikace uvnitř hardwarově akcelerovaného obvodu
Rosa, Michal ; Jedlička, Petr (oponent) ; Smékal, David (vedoucí práce)
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
|
|
|
Generování náhodných čísel na platformě FPGA
Písek, Miroslav ; Jedlička, Petr (oponent) ; Dobiáš, Patrik (vedoucí práce)
Bakalářská práce se zabývá implementací hardwarového generátoru náhodných čísel na FPGA obvodu. Snaží se přiblížit základní architekturu a možnou konfiguraci FPGA. V teoretické části jsou dále popsány principy generátorů náhodných čísel a poté statistické testy, skrze které tyto generátory hodnotíme. V následující části jsou shrnuty a analyzovány dosavadní generátory určené pro platformy FPGA. Dále probíhá bližší měření volně dostupných TRNG. V konečné části je popis implementace vlastního generátoru náhodných čísel. Ověřovaní náhodnosti probíhá skrze sadu testů NIST STS.
|
|
|
Chytrý VoIP zvonek
Čecháček, Šimon ; Jedlička, Petr (oponent) ; Caha, Tomáš (vedoucí práce)
Bakalářská práce se zaměřuje na rozšíření existujícího VoIP komunikátoru na jednodeskovém počítači Raspberry Pi, který využívá protokolu SIP. Práce přináší mimo jiné rozšíření o jednosměrný přenos videa a podmíněné sepnutí relé. Výsledný komunikátor je schopen uskutečnit hovor s oboustrannou komunikací, spustit definovaný kód po autorizaci volaného uživatele pomocí DTMF kódů a sepnout relé. Celé zařízení je uloženo v krabičce, vytisknuté na 3D tiskárně. IT bezpečnost navrženého řešení byla analyzována a kód i 3D model šasi jsou dostupné na GitHubu.
|
|
| |
host ::
RSS.