Název: Testovací rozhraní integrovaných obvodů s malým počtem vývodů
Překlad názvu: A Test Interface for Integrated Circuits with the Small Number of Pins
Autoři: Tománek, Jakub ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2017
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstrakt: [cze] [eng]

Klíčová slova: kontrolér pro testování s nízkým množstvím vývodů; scan mód; Skenovací řetězec; testovatelný návrh; trojúrovňová logika; vložené deterministické testování; Design for Testability (DFT); Embedded deterministic testing; Low Pin Count Test (LPCT) controller; Scan chain; scan mod; three-state logic

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/66035

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-320175


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce
 Záznam vytvořen dne 2017-06-12, naposledy upraven 2017-06-12.


Není přiložen dokument
  • Exportovat ve formátu MARCXML, DC, NUŠL, RIS
  • Sdílet