Original title: Akcelerace lineárního genetického programování v hardware
Translated title: Accelerated Linear Genetic Programming in Hardware
Authors: Ťupa, Josef ; Bidlo, Michal (referee) ; Sekanina, Lukáš (advisor)
Document type: Bachelor's theses
Year: 2009
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá návrhem a implementací hardwarové akcelerace lineárního genetického programování symbolické regrese. Práce obsahuje teoretický úvod do problematiky moderních metod návrhu hardware a genetického programování. V dalších částech práce je popsán návrh a implementace akcelerátoru LGP pro symbolickou regresi. The aim of this thesis is to design and implement hardware acceleration of linear genetic programming for symbolic regression. The thesis contains a theoretical introduction into the studies of modern hardware and genetic programming design. Design and implementation of the LGP for symbolic regression is described in the rest of the thesis.
Keywords: field-programmable gate array; FPGA; Hardware acceleration; linear genetic programming; symbolic regression.; VHDL; FPGA; Hardwarová akcelerace; lineární genetické programování; programovatelná hradlová pole; symbolická regrese.; VHDL

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/54429

Permalink: http://www.nusl.cz/ntk/nusl-237284


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses