keywords:"RTL" - Výsledky hledání - Digitální repozitář

host :: přihlásit Digitální repozitář
		Hledej		Nový záznam		Nápověda		O repozitáři

Hlavní stránka > Výsledky hledání: keywords:"RTL"

Hledej:

Tipy pro vyhledávaní :: Rozšířené hledání

Hledej ve sbírkách:

Seřadit podle:	Zobrazit výsledky:	Výstupní formát:

	Behaviorální syntéza digitálních obvodů Jendrušák, Ján ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce) Táto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy spolu s knižnicou tried jazyka C++ nazvanou SystemC, ktorá implementuje hardvérové konštrukcie, dátové typy s definovateľnou dátovou šírkou a vie pracovať s časom. Ďalej sa práca zameriava na diskrétnu Fourierovu transformáciu a jej modifikáciu pre efektívnejší výpočet – rýchlu Fourierovu transformáciu. V praktickej časti práce je navrhnutý referenčný model algoritmu FFT, ktorý je ďalej vhodne upravený a prevedený nástrojom pre behaviorálnu syntézu Stratus High-Level Synthesis do viacerých hardvérových architektúr. Úplný záznam
	Vliv jazyků vysoké úrovně na výsledný fyzický návrh číslicových obvodů do FPGA Sikora, Martin ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce) Popularita vysokoúrovňové syntézy (HLS) se postupně zvyšuje a nástrojů pro ni stále přibývá. Otázkou je, jaký dopad mají tyto nástroje na konečný návrh číslicového obvodu a jestli se v konečném důsledku návrh v jazyce vyšší úrovně oplatí. V této práci je uveden přehled těchto nástrojů a vybrané nástroje jsou porovnávány na základě stanovených kritérií. Úplný záznam
	Návrh a implementace nástroje pro formální verifikaci systémů specifikovaných jazykem RT logiky Fiedor, Jan ; Straka, Martin (oponent) ; Strnadel, Josef (vedoucí práce) Protože komplexnost systémů pořád roste a s tím také riziko výskytu chyb, je potřeba tyto chyby efektivně a spolehlivě opravovat. U řady systémů reálného času tato potřeba platí dvojnásob, jelikož byť jediná chyba může způsobit jejich úplné zhroucení, které může mít katastrofální důsledky. Formální verifikace, na rozdíl od jiných metod, umožňuje spolehlivé ověřování požadavků kladených na určitý systém. Úplný záznam
	Vliv jazyků vysoké úrovně na výsledný fyzický návrh číslicových obvodů do FPGA Sikora, Martin ; Dvořák, Vojtěch (oponent) ; Šťáva, Martin (vedoucí práce) Popularita vysokoúrovňové syntézy (HLS) se postupně zvyšuje a nástrojů pro ni stále přibývá. Otázkou je, jaký dopad mají tyto nástroje na konečný návrh číslicového obvodu a jestli se v konečném důsledku návrh v jazyce vyšší úrovně oplatí. V této práci je uveden přehled těchto nástrojů a vybrané nástroje jsou porovnávány na základě stanovených kritérií. Úplný záznam
	Behaviorální syntéza digitálních obvodů Jendrušák, Ján ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce) Táto práca sa zaoberá praktickým otestovaním behaviorálnej syntézy ako spôsobu návrhu digitálnych obvodov a jej momentálnym progresom pri tvorbe RTL popisov. V úvode práce sú popísané hlavné úlohy behaviorálnej syntézy spolu s knižnicou tried jazyka C++ nazvanou SystemC, ktorá implementuje hardvérové konštrukcie, dátové typy s definovateľnou dátovou šírkou a vie pracovať s časom. Ďalej sa práca zameriava na diskrétnu Fourierovu transformáciu a jej modifikáciu pre efektívnejší výpočet – rýchlu Fourierovu transformáciu. V praktickej časti práce je navrhnutý referenčný model algoritmu FFT, ktorý je ďalej vhodne upravený a prevedený nástrojom pre behaviorálnu syntézu Stratus High-Level Synthesis do viacerých hardvérových architektúr. Úplný záznam
	Návrh a implementace nástroje pro formální verifikaci systémů specifikovaných jazykem RT logiky Fiedor, Jan ; Straka, Martin (oponent) ; Strnadel, Josef (vedoucí práce) Protože komplexnost systémů pořád roste a s tím také riziko výskytu chyb, je potřeba tyto chyby efektivně a spolehlivě opravovat. U řady systémů reálného času tato potřeba platí dvojnásob, jelikož byť jediná chyba může způsobit jejich úplné zhroucení, které může mít katastrofální důsledky. Formální verifikace, na rozdíl od jiných metod, umožňuje spolehlivé ověřování požadavků kladených na určitý systém. Úplný záznam

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.

Digitální repozitář :: :: :: ::
Powered by v1.1.2
Spravuje

Tato stránka je dostupná také v následujících jazycích:
Česky English