|
|
Simulation of cryptographic algorithms using FPGA
Németh, František ; Mašek, Jan (oponent) ; Smékal, David (vedoucí práce)
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
|
|
|
Metodika pro testování vysokorychlostních FPGA karet
Šulc, Tomáš ; Oujezský, Václav (oponent) ; Škorpil, Vladislav (vedoucí práce)
Práce se zabývá návrhem a implementací metodiky pro testování pamětí RAM připojených k obvodu FPGA na kartách Combo. V teoretické části práce jsou chyby pamětí RAM rozděleny podle způsobu, kterým ovlivňují práci paměti, a jsou uvedeny algoritmy k jejich odhalení. Na základě těchto informací byla v praktické části navržena, implementována a ověřena metodika pro testování pamětí RAM na kartách Combo-20G a Combo-80G. Při realizaci bylo využito vývojové prostředí NetCOPE. V rámci jeho struktury byl projekt rozdělen na hardwarovou aplikaci pro obvod FPGA a softwarovou aplikaci pro hostitelský počítač. Projekt byl navržen univerzálně s možností snadného přenosu na další verze karet Combo.
|
|
|
Zabezpečení vysokorychlostních komunikačních systémů
Smékal, David ; Martinásek, Zdeněk (oponent) ; Hajný, Jan (vedoucí práce)
Diplomová práce se zabývá šifrováním dat pomocí AES a jejich implementací pomocí jazyka VHDL na síťovou FPGA kartu. V teoretické části práce je vysvětlen algorimus šifrování AES, jeho jednotlivé kroky a použité operační módy. Dále je popsán programovací jazyk VHDL, jeho vývojové prostředí Vivado, FPGA karty a konfigurovatelný framework NetCope. Praktickou částí práce je implementace šifry AES–128 v jazyce VHDL, jejíž výstup byl použit v FPGA kartě, která vykoná šifrování. Pomocí simulace byly efektivně odladěny chyby a dále bylo možné provést syntézu. Toto vše bylo prováděno za pomoci vývojového softwaru Vivado. Posledním krokem praktické části práce bylo testování na kartě COMBO-80G. Na FPGA kartu byly implementovány celkem 4 projekty. Dva z nich jsou šifrování a dešifrování ECB módu AES algoritmu a zbylé dva popisují šifrování a dešifrování módu CBC.
|
|
|
Simulation of cryptographic algorithms using FPGA
Németh, František ; Mašek, Jan (oponent) ; Smékal, David (vedoucí práce)
Bachelor thesis is dealing with a cipher standard AES and with a design of encryption and decryption components for AES in special modes of operation. Programming language is VHDL. In theoretical part of thesis is a further descriptions of AES and behaviour of block cipher operation modes. Furthermore the brief description of VHDL, FPGA and NetCOPE framework is a piece of theoretical part as well. The practical part contains designs which are made in developing environment Vivado from Xilinx. Programmed modes of operation are ECB, CBC, CTR and CFB. Simulation outputs and synthesis results are summerized in tables.
|
|
|
Metodika pro testování vysokorychlostních FPGA karet
Šulc, Tomáš ; Oujezský, Václav (oponent) ; Škorpil, Vladislav (vedoucí práce)
Práce se zabývá návrhem a implementací metodiky pro testování pamětí RAM připojených k obvodu FPGA na kartách Combo. V teoretické části práce jsou chyby pamětí RAM rozděleny podle způsobu, kterým ovlivňují práci paměti, a jsou uvedeny algoritmy k jejich odhalení. Na základě těchto informací byla v praktické části navržena, implementována a ověřena metodika pro testování pamětí RAM na kartách Combo-20G a Combo-80G. Při realizaci bylo využito vývojové prostředí NetCOPE. V rámci jeho struktury byl projekt rozdělen na hardwarovou aplikaci pro obvod FPGA a softwarovou aplikaci pro hostitelský počítač. Projekt byl navržen univerzálně s možností snadného přenosu na další verze karet Combo.
|
|
|
Zabezpečení vysokorychlostních komunikačních systémů
Smékal, David ; Martinásek, Zdeněk (oponent) ; Hajný, Jan (vedoucí práce)
Diplomová práce se zabývá šifrováním dat pomocí AES a jejich implementací pomocí jazyka VHDL na síťovou FPGA kartu. V teoretické části práce je vysvětlen algorimus šifrování AES, jeho jednotlivé kroky a použité operační módy. Dále je popsán programovací jazyk VHDL, jeho vývojové prostředí Vivado, FPGA karty a konfigurovatelný framework NetCope. Praktickou částí práce je implementace šifry AES–128 v jazyce VHDL, jejíž výstup byl použit v FPGA kartě, která vykoná šifrování. Pomocí simulace byly efektivně odladěny chyby a dále bylo možné provést syntézu. Toto vše bylo prováděno za pomoci vývojového softwaru Vivado. Posledním krokem praktické části práce bylo testování na kartě COMBO-80G. Na FPGA kartu byly implementovány celkem 4 projekty. Dva z nich jsou šifrování a dešifrování ECB módu AES algoritmu a zbylé dva popisují šifrování a dešifrování módu CBC.
|
host ::
RSS.