|
|
Implementace umělé neuronové sítě do obvodu FPGA
Čermák, Justin ; Šteffan, Pavel (oponent) ; Bohrn, Marek (vedoucí práce)
Tato diplomová práce popisuje postup návrhu efektivně pracujícího obvodu umělé neuronové sítě v obvodu FPGA řady Virtex-5 s maximálním využitím možnosti paralelizace. Teoretická část obsahuje základní informace o umělých neuronových sítích, obvodech FPGA a jazyku VHDL. Praktická část popisuje použitý formát proměnných, vytváření nelineární funkce, princip výpočtu jednotlivých vrstev, nebo možnosti parametrického nastavení vytvořené umělé neuronové sítě.
|
|
|
Implementace ethernetového komunikačního rozhraní do obvodu FPGA
Skibik, Petr ; Fujcik, Lukáš (oponent) ; Bohrn, Marek (vedoucí práce)
Tato práce se zabývá návrhem síťového komunikačního rozhraní na bázi Ethernetu a jeho implementací do obvodu FPGA. Pro popis hardwaru je použit programovací jazyk VHDL. Práce zahrnuje implementaci protokolu linkové vrstvy Ethernetu, dále síťové protokoly IPv4, ARP, ICMP a UDP. Výsledný návrh umožňuje obousměrný datový přenos na úrovni transportní vrstvy TCP/IP modelu. Pro implementaci rozhraní byla použita vývojová deska ML506 osazena FPGA obvodem Virtex5 od firmy Xilinx.
|
|
|
IP generátor mikroprocesorového systému
Kerber, Rostislav ; Tošovský, Petr (oponent) ; Kubíček, Michal (vedoucí práce)
Diplomová práce se týká programovacího jazyku VHDL, návrhového systému ISE Webpack a mikroprocesoru PicoBlaze. Popisuje základy jazyka VHDL a jeho použití. Dále je v práci popsán způsob práce s programem ISE Webpack. V práci jsou popsány nejběžnější periferie a je zde popsán také Picoblaze procesor s jeho parametry a realizace. Na konec je zde popsán IP generátor pro generaci komplexního FPGA návrhu s procesorem Picoblaze.
|
|
|
Zvuková karta pro PC s obvodem FPGA
Štraus, Pavel ; Kováč, Michal (oponent) ; Kubíček, Michal (vedoucí práce)
Diplomová práce je zaměřena na převod vstupního analogového napětí na digitální hodnotu, která je zasílána pomocí Ethernetového rozhraní do PC pomocí UDP datagramů. Převod je proveden pomocí Sigma–Delta převodníku prvního řádu a data po převodu jsou ve formě pulsně kódové modulace. Převodník se skládá z několika samostatných bloků. Některé bloky jsou realizovány mimo FPGA, jiné jsou naprogramovány pomocí jazyka VHDL a implementovány v FPGA. Příchozí UDP datagramy jsou zachyceny pomocí vytvořeného programu a data jsou uložena do textového souboru, který je dále zpracován v programu MATLAB. Takto navržený ADC může tvořit jednoduchou zvukovou kartu či sloužit k měření pomalu se měnících analogových signálů, které mohou být například výstupní napětí senzorů neelektrických veličin nebo napájecí napětí v systému.
|
|
|
Konstrukce GPS přístroje
Hort, Marek ; Jaroš, David (oponent) ; Šteffan, Pavel (vedoucí práce)
Cílem předkládané diplomové práce bylo vytvořit zařízení schopné přijímat navigační data ze systému GPS. Tyto data následně ukládat do vlastní paměti a po připojení k PC je zobrazit na satelitní mapě. Zařízení bylo realizováno za pomocí obvodu FPGA a GPS modulu LEA -5s. Byl vytvořen popis v jazyce VHDL, který byl do obvodu implementován. Součástí VHDL designu byl i popis procesoru PICOBLAZE, který řídí celé zařízení. Pro zobrazení a archivaci dat uložených v zařízení byla vytvořena PC aplikace GPS TRACER. Ta je schopna prostřednictvím GOOGLE MAPS zobrazit uloženou trasu na satelitní mapě. Pro vytvářené zařízení byly navrženy a zhotoveny desky plošných spojů, které byly následně ručně osazeny.
|
|
|
Dynamická rekonfigurace s Atmel FPSLIC
Jančík, Martin ; Hanák, Pavel (oponent) ; Fedra, Zbyněk (vedoucí práce)
Tato práce popisuje platformu Atmel FPSLIC, která je tvořeny pomocí hradlových polí FPGA a mikrořadiče AVR. Je zde i popsán vývojový kit STK594 a jeho možnosti programování, ať hradlového pole FPGA, tak také mikrořadiče AVR. Také je popsán samotný obvod AT94K. Tento obvod je možné programovat jazykem VHDL (pole FPGA) nebo pomocí assembleru a jazyka C pro mikrořadič. Toto vše umožňuje sloučit do jednoho výstupního souboru pomocí programu System Designer, který obsahuje sadu softwarových nástrojů pro dané programové jazyky a generování celého obvodu. Práce dále popisuje jednoduchou aplikaci pro obě části platformy. Také je zde věnováno popisu dynamické rekonfigurace hradlové části tohoto obvodu.
|
|
|
Implementace OFDM demodulátoru v obvodu FPGA
Solar, Pavel ; Urban, Josef (oponent) ; Maršálek, Roman (vedoucí práce)
Diplomová práce stručně rozebírá princip OFDM modulace, možnosti synchronizace a odhadu frekvenční charakteristiky kanálu v OFDM. Je vytvořen jednoduchý model OFDM systému v programu MATLAB. Kombinací schématického popisu a popisu v jazyce VHDL je vytvořen ve vývojovém prostředí ISE behaviorální popis OFDM demodulátoru pro implementaci do FPGA.
|
|
|
Návrh hardwarového šifrovacího modulu
Bayer, Tomáš ; Stančík, Peter (oponent) ; Sobotka, Jiří (vedoucí práce)
Tato diplomová práce pojednává o problematice kryptografických systémů a šifrovacích algoritmů, u nichž je rozebráno, jak fungují, kde se využívají a jak se implementují v praxi. V první kapitole jsou uvedeny základní kryptografické pojmy, rozdělení algoritmů na symetrické a asymetrické a zhodnocení jejich použití a spolehlivostí. Následující kapitoly popisují substituční a transpoziční šifry, blokové a proudové šifry, z nichž je většina šifrovacích algoritmů odvozena. V neposlední řadě jsou jmenovány a popsány režimy, v nichž šifry pracují. Ve čtvrté kapitole jsou popsány principy některých konkrétních šifrovacích algoritmů. Cílem je přiblížit podstatu fungování jednotlivých algoritmů. U těch složitějších algoritmů jako DES a GOST jsou pro lepší představu přiložena bloková schémata popisující průběh a pořadí prováděných operací. V závěru každého algoritmu je uveden příklad jeho použití v praxi. Následující pátá kapitola pojednává o tématu hardwarové implementace šifer. V této kapitole je porovnána hardwarová implementace se softwarovou a to hlavně z praktického úhlu pohledu. Jsou popsány různé prostředky návrhu implementace a různé programovací jazyky pro návrh hardwarové implementace algoritmů. U programovacích jazyků jsou uvedeny jejich vývoj, výhody a nevýhody. Kapitola šestá pojednává o samotném návrhu vybraných šifrovacích algoritmů. Konkrétně se jedná o návrh hardwarové implementace proudové šifry s generátorem pseudonáhodné posloupnosti založeným na LFSR navrhnuté v jazyku VHDL a také v programu Matlab. Jako druhý návrh hardwarové implementace byla zvolena bloková šifra GOST. Tato byla navržena v jazyce VHDL. Funkce obou návrhů implementací šifrovacích algoritmů byly otestovány a výsledky zhodnoceny.
|
|
|
USB communication protocol analysis
Zošiak, Dušan ; Fujcik, Lukáš (oponent) ; Šteffan, Pavel (vedoucí práce)
Tato práce je zaměřena na zpracování a analýzu USB komunikačního protokolu a implementace jeho jednotlivých částí do FPGA obvodu s využitím programovacího jazyka VHDL. Ve finální podobě by měla práce představovat souhrnný a ucelený dokument popisující principy USB rozhraní a jeho komunikace doplněných praktickým návrhem v jazyce VHDL, který by byl schopen převést data do USB.
|
|
|
Metody kompenzace nesymetrií kvadraturního demodulátoru
Povalač, Karel ; Valenta, Václav (oponent) ; Maršálek, Roman (vedoucí práce)
Kvadraturní modulátor (demodulátor) je používán ve vysílací (přijímací) části mnoha zařízení. Nežádoucí parametry mohou ovlivňovat amplitudu, fází nebo stejnosměrný offset modulátoru (demodulátoru). Kompenzování těchto nesymetrií bylo hlavním úkolem práce. Nejprve v prostředí MATLAB vznikly simulace těchto metod a dále byly zkoumány jejich výsledky. Následovala implementace těchto metod na programovatelný logický obvod pomocí programu Xilinx ISE. K tomuto účelu byla využita vývojová deska V2MB1000 s analogovým modulem Memec P160. V poslední fázi byly výsledky simulací podloženy praktickým měřením.
|
host ::
RSS.