|
|
Akcelerace algoritmů pro hledání palindromu a opakujících se struktur
Voženílek, Jan ; Kořenek, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Veškerá genetická informace živých organismů je uložena v DNA. Zkoumání její struktury a funkce představuje důležitou oblast výzkumu moderní biologie. Jednou ze zajímavých struktur, vyskytujících se v sekvencích DNA, jsou také palindromy. Na základě jejich výzkumu se předpokládá, že hrají důležitou roli při interpretaci informace uložené v DNA, jelikož se často vyskytují v okolí důležitých genů. Jejich hledání je složitější díky výskytu mutací (změn v posloupnosti prvků DNA), což zvyšuje časovou složitost algoritmů. Proto má smysl zabývat se jejich paralelizací a akcelerací. Rozborem metod pro hledání palindromů a návrhem akcelerační architektury se zabývá tato práce. Výpočet pomocí hardwarové jednotky implementované v čipu FPGA na kartě ml555 může být až 6 667krát rychlejší oproti nejlepšímu známému softwarovému řešení využívajícímu sufixová pole.
|
|
|
Asymmetric-Key Cryptography in Embedded Systems
Záhorský, Matej ; Kula, Michal (oponent) ; Nosko, Svetozár (vedoucí práce)
The primary goal of this thesis is to find and implement an existing asymmetric cryptographic algorithm in a FPGA and evaluate its performance. The first chapter of this thesis focuses on embedded systems and FPGAs, while describing their structure and purpose. The second chapter compares different cryptographic algorithms and their properties, which would make them usable in embedded systems. The design and implementation phases of this project describe and implement a solution, which includes the selection and integration of a signature algorithm in a FPGA. Additionally, further optimizations to increase the computing performance are also implemented in a form of hardware acceleration, which are then compared to the original algorithm in the evaluation chapter.
|
|
|
Akcelerace algoritmu sledování částic v experimentu CBM
Roth, Michael ; Kolář, Martin (oponent) ; Musil, Petr (vedoucí práce)
Cílem této práce je prostudovat metody detekce a rekonstrukce trajektorií částic v experimentu CBM a problematiku akcelerace těchto metod na hardwarových platformách. V práci byly srovnány výhody a nevýhody rozšířených metod a pro další studium byla vybrána metoda rekonstrukce na bázi celulárních automatů a Kalmanových filtrů. Práce se podrobně zabývá zejména vývojem simulačního modelu, vhodného pro generování testovacích dat pro simulaci vybraného sledovacího algoritmu a vlastní rekonstrukční program, který byl následně paralelizován pomocí technologií distribuovaného počítání. Byly vytvořeny dva odlišné simulátory částic, jeden z nichž byl použit pro výpočet predikčního kroku Rozšířeného Kalmanova Filtru (EKF) a jeden pro generování testovacích dat pro vlastní rekonstrukční algoritmus. Pomocí správného rozdělení úkolů se podařilo distribuovaným algoritmem získat téměř osmisetprocentní zvýšení rychlosti a v některých případech i snížení paměťové náročnosti až o čtyři řády.
|
|
|
Návrh a vývoj desky hardwarového akcelerátoru náročných výpočtů s více FPGA
Zach, Petr ; Levek, Vladimír (oponent) ; Šťáva, Martin (vedoucí práce)
Tato diplomová práce se zabývá návrhem a vývojem desky plošných spojů s více FPGA obvody propojených vysokorychlostní sběrnicí. Cílem práce je navrhnout a vyvinout zařízení, které bude schopno urychlit výpočty softwarově-náročných algoritmů v různých oblastech, jako je například zpracování obrazu, strojové učení, kryptografie a další algoritmy z oblasti digitálního zpracování signálů. První kapitola představuje oblast hardwarové akcelerace, zaměřuje se na vlastnosti čipů používaných v této oblasti a porovnává je. Druhá kapitola zkoumá možnosti hardwarových akcelerátorů na trhu. Třetí kapitola popisuje samotný návrh proprietárního hardwarového akcelerátoru. Nejprve je představen koncepční návrh, který vysvětluje strukturu výsledného zařízení. Následně je podrobně popsán návrh prototypu tohoto zařízení a jeho implementace na DPS.
|
|
|
Akcelerace algoritmu sledování částic v experimentu CBM
Roth, Michael ; Kolář, Martin (oponent) ; Musil, Petr (vedoucí práce)
Cílem této práce je prostudovat metody detekce a rekonstrukce trajektorií částic v experimentu CBM a problematiku akcelerace těchto metod na hardwarových platformách. V práci byly srovnány výhody a nevýhody rozšířených metod a pro další studium byla vybrána metoda rekonstrukce na bázi celulárních automatů a Kalmanových filtrů. Práce se podrobně zabývá zejména vývojem simulačního modelu, vhodného pro generování testovacích dat pro usnadnění budoucí implementace vybraného sledovacího algoritmu. Byly vytvořeny dva odlišné simulátory částic, které budou v navazující práci použity pro výpočet predikčního kroku rozšířeného Kalmanova filtru a testování kvality implementované rekonstrukční metody.
|
|
|
Úkázky hardwarové akcelerace na přípravku Pynq Z2
Vosyka, Pavel ; Kekely, Lukáš (oponent) ; Kořenek, Jan (vedoucí práce)
Práce se zabývá hardwarovou akcelerací na platformě Pynq Z2 osazenou technologií Xilinx Zynq. Na této platformě byly navrženy tři úlohy demonstrující hardwarovou akceleraci. Primárním cílem úloh bylo prezentovat hardwarovou akceleraci pro výukové účely, proto byla snaha je vytvořit co nejjednodušeji, aby byly dobře pochopitelné. Hardwarové akcelerátory jsou napsány v jazyku VHDL a jejich obsluha je zajištěna pomocí aplikace v Pythonu v rámci technologie Pynq. Všechny úlohy byly implementovány a ověřeny na dostupném hardwarovém přípravku.
|
|
|
Akcelerace aplikace pro potlačení DDoS útoků
Vojanec, Kamil ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Diplomová práce se zabývá optimalizací a akcelerací aplikace pro potlačení útoků typu odepření služby. Cílem práce je analyzovat existující implementaci aplikace DDoS Protector a identifikovat součásti, které je vhodné optimalizovat nebo akcelerovat. Na základě této analýzy je proveden návrh nového přístupu ke klasifikaci paketů s využitím open-source frameworku DPDK a návrh hardwarové akcelerace pomocí knihovny RTE Flow. Výsledkem této práce je sada modulů a implementace nezbytných komponent pro aplikaci DDoS Protector. Výsledné komponenty jsou pak řádně testovány. Na závěr je provedeno srovnání výsledků původní a nové implementace. Například při použití 256 mitigačních pravidel dochází s upravenými komponentami až k pětinásobnému zvýšení paketové propustnosti celé aplikace.
|
|
|
Akcelerace virtuálního přepínače Open vSwitch v DPDK
Vodák, David ; Kučera, Jan (oponent) ; Martínek, Tomáš (vedoucí práce)
Virtuální přepínač je software, který připojuje virtuální stroje k síti, což z něj dělá nedílnou součást virtualizace na serverech. Nicméně při vyšších síťových rychlostech se stává neefektivní, jelikož všechny rámce přepíná softwarově. Tato práce se zabývá hardwarovou akcelerací virtuálního přepínače Open vSwitch. Akcelerační prototyp, který je cílem této práce, je založen na rozhraní RTE flow, standardu SR-IOV a kartě PAC N3000 od společnosti Intel. V rámci této diplomové práce byly popsány technologie potřebné pro akceleraci, poté byl vytvořen návrh akceleračního prototypu, ten byl následně implementován a otestován. Nakonec byla měřena propustnost a bylo zjištěno, že pravidla nahraná do hardware v rámci akceleračního prototypu zvyšují propustnost.
|
|
|
Unified verification environment for digital part of automotive mixed-signal integrated circuits
Petráš, Samuel ; Dvořák, Vojtěch (oponent) ; Prokop, Roman (vedoucí práce)
This thesis is concerned with unified verification environment for the verification of small designs of the digital part of integrated circuits with mixed signals. By unified verification environment is meant an environment suitable for both simulation and emulation. The first chapter describes the current verification methods of such designs. The second chapter presents the requirements that emulation places on the verification environment implemented according to the Universal Verification Methodology (UVM) and the attached implementation of proposed environment. The third chapter contains practical knowledge gained during the implementation of the unified verification environment, problems and their solutions, as well as several comparisons between simulation and emulation.
|
|
|
Hardware-Accelerated Cryptography For Software-Defined Networks
Cíbik, Peter
This paper presents a Software-Defined Network (SDN) cryptographic solution targetedon high-speed smart Network Interface Cards (NICs) with an FPGA chip. This solution providesa fast alternative method to develop network-oriented data processing cryptography applications foran accelerator. A high-level programming language – Programming Protocol-independent PacketProcessor (P4) – is used to avoid a complex and time-consuming hardware development. The solutionconsists of two main parts: a library of mainly used cryptographic primitives written in VHSICHardware Description Language (VHDL) i.e. a symmetric cipher (AES-GCM-256), a hash function(SHA-3), a SHA-3-based Hash-based Message Authentication Code (HMAC), a digital signaturescheme (EdDSA) and a post-quantum digital signature scheme (Dilithium), and a compiler P4/VHDLwith the support for these cryptographic components as external objects of P416.
|
host ::
RSS.