|
|
BLDC Motor Hil Real-Time Simulation On ZYNQ
Bartík, Ondřej
This paper is focused on real-time simulation of BLDC motor on SOC ZYNQ device. The simplified model of BLDC motor in Matlab/Simulink is introduced. Next, the scale method based on physical principles of motor is described. This method is used to decrease the calculation complexity. Last part of this paper is mentioned for FPGA implementation and the results comparison.
|
|
| |
|
|
Mikrosonda na platformě Xilinx Zynq
Fukač, Tomáš ; Korček, Pavol (oponent) ; Viktorin, Jan (vedoucí práce)
Tato práce se zabývá portováním firmwaru mikrosondy na platformu Xilinx Zynq. Na základě studia tohoto čipu a desky ZE7000, která je tímto čipem osazena, byl vytvořen návrh firmwaru, který pro komunikaci mezi hardwarem FPGA a softwarem využívá RSoC Framework, který poskytuje podporu pro propojení aplikací běžících na procesorech (ARM Cortex-A9 MPCore) a součástmi, které se nachází v FPGA.
|
|
| |
|
|
Měřicí systém termoluminiscence
Matějka, Tomáš ; Král, Jan (oponent) ; Kubíček, Michal (vedoucí práce)
Tato práce se zabývá revizí a návrhem nové verze elektroniky pro měřicí systém PSI TL 500, určený ke zkoumání jevu termoluminiscence u fotosystému II. V práci je provedeno seznámení s principy a vlastnostmi aktuální podoby měřicího systému a jsou diskutovány změny zanesené do jeho nové verze. Je proveden návrh nové digitální řídicí části systému založené na platformě Xilinx Zynq. Pro analogovou měřicí část je pak provedena revize zapojení a do návrhu jsou zaneseny dílčí změny.
|
|
|
Ovládání vestavěného systému přes Internet
Dvořák, Tomáš ; Košař, Vlastimil (oponent) ; Dobai, Roland (vedoucí práce)
Tato bakalářská práce se zabývá návrhem jednotlivých částí systému pro ovládání vestavěného systému na bázi Xilinx Zynq přes internet. Možností návrhů takových systémů je přitom celá řada. U každé části poskytuje přehled alternativních řešení a dále rozvíjí řešení vybrané v implementaci. Práce poukazuje na modularitu, jednoduchost a rozšiřitelnost výsledné implementace. Pro demonstraci zdánlivé nezávislosti výsledné serverové a webové aplikace na hardwarové platformě byly navrženy a implementovány 2 varianty systému pro ovládání vybraných prvků na dané vývojové desce. První varianta systému je schopna ovládat LED a přepínače na desce, zatímco druhá i vestavěný displej. Práce rozebírá jednotlivé etapy řešení od návrhu hardwarové platformy, přes operační systém, aplikaci serveru až po webovou aplikaci. Závěr práce je věnován testování a ověřování funkčnosti obou systémů.
|
|
|
Ovládání vestavěného systému přes Internet
Horák, Jakub ; Podivínský, Jakub (oponent) ; Dobai, Roland (vedoucí práce)
Cílem této této bakalářské práce je umožnit běžnému uživateli ovládat vestavěný systém na bázi Xilinx Zynq přes Internet. Vestavěný systém bude obsahovat audio kodek ADAU1761. V práci popíši co je nutné pro připojení daného zařízení na platformě Xilinx Zynq. Poté budou popsány možnosti ovládání zařízení přes Internet a následně popsán návrh a implementace aplikace, která umožní uživateli interagovat se zařízením.
|
|
|
Radarový výškoměr pro ultralehký letoun
Zahradník, Jiří ; Zemčík, Pavel (oponent) ; Maršík, Lukáš (vedoucí práce)
V této bakalářské práci se autor zabývá návrhem a částečnou implementací radarového výškoměru. V této práci je kladen důraz na modulární architekturu a proto je tento výškoměr navržen jako soubor samostatných modulů komunikujících pomocí BSD schránek. Implementace programového vybavení je v C++ a pro generování zvuku je použita knihovna PulseAudio. Dále je zde řešena bezpečnost mezivláknové fronty a zásobníku pomocí třídy implementované jako šablona pro zachování jednoduchosti a obecnosti pro další využití.
|
|
|
Radarový signálový procesor v FPGA
Přívara, Jan ; Musil, Petr (oponent) ; Maršík, Lukáš (vedoucí práce)
Práce se zabývá návrhem a realizací radarového procesoru v FPGA. Teoretická část se věnuje Dopplerově radaru, principům zpracování radarového signálu a cílové platformě Xilinx Zynq. Následně je popsán návrh radarového procesoru včetně jednotlivých komponent a řešení je implementováno. Komponenty pro FPGA jsou popsány v jazyce VHDL. V poslední části je provedeno vyhodnocení implementace, jsou shrnuty poznatky z práce a je navrženo možné pokračování.
|
|
|
Framework for Reconfigurable Systems on the Altera Chips
Kremel, Bruno ; Košař, Vlastimil (oponent) ; Korček, Pavol (vedoucí práce)
Práce posuzuje dostupné prostředí pro vývoj rekonfigurovatelných systémů na čipech Altera. Tyto prostředí jsou následně porovnány s řešeními dostupnými pro platformu Xilinx. Prostředí RSoC Framework je pak představeno jakožto výhodná alternativa pro řešení vyvinuté výrobcemi. Prostředí je momentálně k dispozici na platformě Xilinx Zynq. Dále práce hodnotí klíčové rozdíly mezi platformou Xilinx Zynq a platformou Altera Cyclone V SoC a navrhuje způsob řešení portace uvedeného prostředí na platformu Altera. Následně se diskutuje návrh a implementace portu na platformu Altera Cyclone V SoC. Nakonec práce vyhodnocuje výkonnost portovaného systému na nové platformně.
|
host ::
RSS.