Národní úložiště šedé literatury Nalezeno 33 záznamů.  začátekpředchozí21 - 30další  přejít na záznam: Hledání trvalo 0.01 vteřin. 
Flexibilní vyvažovač zátěže s využitím jazyka P4
Šesták, Jindřich ; Fukač, Tomáš (oponent) ; Martínek, Tomáš (vedoucí práce)
V současnosti jsou servery internetových služeb většinou shlukovány do skupin, aby měly dostatečný výkon obsloužit dotazy klientů. Každý tento shluk potřebuje Vyvažovač zátěže, který pro každý dotaz vybere jeden ze serverů, který dotaz obslouží. Pro popis takového zařízení zpracovávající pakety lze využít jazyk P4. V rámci této práce byly prostudovány principy vyvažování, proveden návrh, implementace a testování jednoduchého Vyvažovače zátěže popsaného v jazyce P4. Program je testován pomoci Behaviorálního modelu jazyka P4 na běžném procesoru a také na kartě NFB-200G2QL díky prostředí Netcope od sdružení CESNET.
Ochrana před DoS útoky s využitím jazyka P4
Vojanec, Kamil ; Fukač, Tomáš (oponent) ; Kučera, Jan (vedoucí práce)
Bakalářská práce se zabývá přepracováním architektury existujícího zařízení pro ochranu před útoky typu DoS (Denial of Service, odepření služby) do prostředí vysokoúrovňového programovacího jazyka P4. Důvodem využití jazyka P4 je usnadnění adaptace funkční části zařízení na měnící se typy útoků. Nově vytvářené zařízení je navrženo jako modulární a umožňuje snadnou modifikaci změnou zapojených komponent. Cílovou platformou pro tuto práci jsou akcelerační karty s FPGA čipy. Výsledkem práce je návrh řady firmwarových modulů pro ochranu před DoS útoky a implementace cílové aplikace sestavené z těchto modulů. Dílčí výsledky práce byly prezentovány na mezinárodní konferenci IEEE ANCS (Symposium on Architectures for Networking and Communication Systems) v září 2019 na University of Cambridge.
Akcelerace virtuálního přepínače Open vSwitch
Vodák, David ; Orsák, Michal (oponent) ; Martínek, Tomáš (vedoucí práce)
Virtuální přepínač je program, který slouží k přípojení virtuálních strojů k síti, a proto je velmi důležitou součástí virtualizace serveru. Nicméně virtuální přepínač spotřebovává značné množství výkonu serveru, na kterém běží. Pro virtuální přepínač Open vSwitch (OvS) bylo naměřeno, že při síťovém provozu o rychlosti 10 Gb/s spotřebuje přibližně 4 jádra procesoru. Spotřeba výkonu pak roste s rychlostí přenosu a eventuálně se může dostat do bodu, kdy bude neúnosná. Tato bakalářská práce, se zabývá akcelerací OvS za pomoci rozšíření DPDK Poll Mode Driveru, který OvS bude používat. Je zaměřena na rozšíření DPDK PMD o podporu virtualizační technologie SR-IOV a rozhraní pro offload klasifikačních pravidel do hardware RTE flow. V rámci práce byla implementována podpora SR-IOV v PMD a následně otestována na OvS. Dále byla navržena a částečně implementována podpora RTE flow.
Vysokoúrovňová syntéza číslicových obvodů v oblasti síťových aplikací popsaných v jazyce P4
Panák, Petr ; Šťáva, Martin (oponent) ; Fujcik, Lukáš (vedoucí práce)
Vysokoúrovňová syntéza se stala přívětivou metodou pro návrh digitálních obvodů. Její výhodou, oproti návrhu na behaviorální úrovni, je vyšší míra abstrakce a rychlejší verifikace. To zaručuje rychlejší návrh, jenž snižuje náklady na vývoj. Tato bakalářská práce se zabývá návrhem akcí, externích bloků a přístupu rozhraní MI32. Jednotlivé komponenty návrhu jsou popsány pomocí programovacího jazyka C/C++ a syntetizován kompilátorem Intel HLS.
P4 cryptographic primitive support
Cíbik, Peter ; Malina, Lukáš (oponent) ; Smékal, David (vedoucí práce)
This diploma thesis deals with the problem of high-speed communication security which leads to the usage of hardware accelerators, in this case high-speed FPGA NICs. Work with simplification of development of FPGA hardware accelerator applications using the P4 to VHDL compiler. Describes extension of compiler of cryptographic external objects support. Teoretical introduction of the thesis explains basics of P4 language and used technologies. Describes mapping of external objects to P4 pipeline and therefore to FPGA chip. Subsequently deals with cryptographic external object, compatible wrapper implementation and verification of design. Last part describes implementation and compiler extension, cryptographic external object support and summarizes reached goals.
Využití jazyka P4 k popisu akcelerovaného zařízení na ochranu před DoS útoky
Kuka, Mário ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Diplomová práca sa zaoberá vývojom sieťového zariadenia na ochranu pred (D)DoS útokmi prostredníctvom vysoko úrovňového jazyka P4. Hlavnou úlohou je vytvorenie flexibilného zriadenia s využitím jazyka P4. To nám umožní rýchlo reagovať na stále nové a zložitejšie útoky (D)DoS. Návrh zariadenia sa zaoberal prevodom jednotlivých častí firmwaru zariadenia do jazyka P4. Následne bol uskutočnený návrh celého firmwaru zariadenia. Návrh bol uskutočnený s ohľadom na limity aktuálne dostupných prekladových nástrojov jazyka P4. Navrhnuté zariadenie bolo implementované pre hardvérové akcelerátory s technológiu FPGA. Zariadenie bolo testované v laboratórnych podmienkach, kde bola overená jeho funkčnosť a výkonnosť. Zariadenie bude nasadené v sieťovej infraštruktúre CESNET.
Stavové zpracování paketů v jazyce P4
Kohout, Pavel ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
S rostoucími rychlostmi a komplexností počítačových sítí vznikají požadavky na vytváření výkonných zařízení, která jsou schopna provádět sběr statistik a měnit svoji funkcionalitu podle požadavků síťových administrátorů. Tyto požadavky mohou být popsány pomocí specializovaných programovacích jazyků, například jazykem P4. V rámci této bakalářské práce byl proveden návrh, implementace, testování a integrace modulů stavových pamětí registrů a čítačů do systému překladače jazyka P4 do technologie FPGA. Vytvořený systém podporuje sběr statistik popsaných v jazyce P4 na rychlosti až 100 Gb/s.
Vzdálená konfigurace P4 zařízení
Neruda, Jakub ; Kučera, Jan (oponent) ; Wrona, Jan (vedoucí práce)
Administrace rozsáhlých sítí z centrálního uzlu nezávisle na API poskytovaných výrobci síťových prvků je dnes stále ještě nevyřešený problém. K její praktické realizaci velice přispěl koncept SDN, který byl implementován mimo jiné protokolem OpenFlow. V současné době se rozšiřuje jazyk P4, umožňující přesně popsat proces zpracování paketů v síťovém prvku a disponující unifikovaným konfiguračním řešením známým jako P4 Runtime. Sdružení CESNET je jednou ze skupin, které v rámci svého výzkumu začínají podporovat P4, a to v rámci síťových karet Combo. V rámci této práce bylo navrženo a realizováno rozšířené API umožňující konfiguraci flow tabulek za běhu zařízení. Toto API bylo následně využito pro implementaci základní podpory karet Combo v P4 Runtime.
Akcelerace OVS s využitím akcelerační karty s FPGA
Vido, Matej ; Martínek, Tomáš (oponent) ; Kořenek, Jan (vedoucí práce)
Výkon virtuálneho prepínača Open vSwitch (OVS) je nedostatočný pre súčasné požiadavky na kapacitu liniek pre pripojenie serverov. Preto vznikajú snahy o akceleráciu OVS či už na úrovni softvéru, ale aj prenesením záťaže do sieťovej karty. V tejto práci je riešená problematika akcelerácie OVS s využitím sieťových kariet COMBO pre 100G Ethernet vyvíjaných združením CESNET. Navrhnuté riešenie využíva firmvér pre FPGA generovaný z popisu v jazyku P4 pre klasifikáciu paketov v karte a framework DPDK pre dátové prenosy a nahrávanie klasifikačných pravidiel do karty. Pri preposielaní jedného dátového toku z fyzického rozhrania na fyzické rozhranie s využitím jedného jadra CPU je pri najkratších rámcoch dosahovaná rýchlosť prenosu paketov 11,2 Mp/s (10-krát viac ako s klasickým OVS) s klasifikáciou v karte a 5,9 Mp/s bez klasifikácie v karte.
Systém pro monitorování síťových protokolů
Selecký, Roman ; Dražil, Jan (oponent) ; Kořenek, Jan (vedoucí práce)
Monitorovanie sietí je potrebné najmä pri diagnostike, riešení problémov, detekcii nežiadúcej prevádzky a podozrivého zapúzdrenia hlavičiek protokolov. Preto je cieľom tejto práce vytvoriť návrh a implementáciu systému pre monitorovanie 10 Gb sietí, ktorý poskytuje informácie o štruktúre sieťovej prevádzky a zároveň umožňuje zachytiť pakety na základe sekvencie zapúzdrenia protokolov. Pre dosiahnutie potrebnej priepustnosti bola implementácia paketového analyzátora a filtra paketov hardvérovo akcelerovaná v FPGA. Flexibilitu zabezpečuje využitie nástroja mapujúceho program v jazyku P4, ktorý popisuje spracovávanie paketov, do jazyka VHDL. Na základe informácií získaných pri analýze paketov sú vytvárané záznamy o tokoch a tie sú ukladané pomocou protokolu IPFIX. Prostredníctvom grafického rozhrania sú zozbierané informácie zobrazované užívateľovi vo forme stromu protokolov, ktorého uzly sú asociované so záznamami o tokoch.

Národní úložiště šedé literatury : Nalezeno 33 záznamů.   začátekpředchozí21 - 30další  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.