Národní úložiště šedé literatury Nalezeno 79 záznamů.  začátekpředchozí60 - 69další  přejít na záznam: Hledání trvalo 0.01 vteřin. 
Zařízení pro záznam dat na paměťovou kartu
Čaloun, Petr ; Šteffan, Pavel (oponent) ; Pristach, Marián (vedoucí práce)
Tato práce se zabývá návrhem zařízení pro záznam dat s využitím programovatelného hradlového pole. V práci je popsán princip komunikačních protokolů použitých pro komunikaci s paměťovou kartou. V další části je popsán výběr jednotlivých rozhraní, komunikačních protokolů a popsán návrh zařízení pro ukládání dat. Poslední část práce je zaměřena na návrh aplikace pro dlouhodobý sběr dat.
Velkokapacitní paměťové zařízení pro obvody FPGA
Horyna, Miroslav ; Bohrn, Marek (oponent) ; Pristach, Marián (vedoucí práce)
Tato bakalářská práce se zabývá návrhem velkokapacitního paměťového zařízení pro obvod FPGA Spartan-3. Je zde popsán princip komunikace s paměťovou kartou, pomocí komunikačních protokolů. Dále je zde popsán návrh rozšiřujícího modulu pro vývojovou desku Xilinx Spartan-3 Starter Kit board a blokový popis programu pro obvod FPGA.
Tester pro výstupní kontrolu spouštěče splachování
Ambrož, Jaromír ; Pristach, Marián (oponent) ; Pavlík, Michal (vedoucí práce)
Tato práce se teroreticky zabývá základními funkcemi optických senzorů pro sanitární elektroniku a jejich sledovanými parametry. Na základě teoretických poznatků bylo úkolem navrhnout poloautomatické měřící pracoviště pro měření těchto senzorů.
Implementace rozhraní HDMI/DVI do obvodu FPGA
Juřica, Libor ; Pristach, Marián (oponent) ; Bohrn, Marek (vedoucí práce)
Práce se zabývá implementací rozhraní pro přenos digitálních video signálů do obvodu FPGA. Jsou zde popsány technické specifikace rozhraní HDMI a DVI. Teoretická část je zaměřena na popis standardu TMDS, který definuje přenos video signálu, a na popis logiky TMDS vysílače a přijímače. Druhá část práce se zabývá vytvořeným softwarovým jádrem a jsou zde uvedeny výsledky z testování. K testování softwarového jádra je použita vývojová deska s FPGA obvodem Spartan-6.
Grafické rozhraní pro průmyslové displeje v obvodech FPGA
Drbal, Jakub ; Macháň, Ladislav (oponent) ; Pristach, Marián (vedoucí práce)
Tato bakalářská práce se zabývá návrhem a realizací grafického rozhraní, které umožňuje vykreslování znaků a základní formátování textu na průmyslovém displeji. Toto rozhraní je navrhnuto pro hradlové pole Spartan 3. Komunikace s nadřazeným systémem probíhá pomocí sériového rozhraní. Návrh je rozdělen do pěti bloků, aby byl snáze modifikovatelný. Tato práce se také zabývá návrhem rozšiřující desky pro připojení displeje k vývojovému kitu a návrhem demonstrační desky pro realizované rozhraní.
Audio synthesizer in FPGA chip
Tomko, Jakub ; Pristach, Marián (oponent) ; Bohrn, Marek (vedoucí práce)
This thesis analyses methods of sound synthesis. Advantages and disadvantages of application of individual methods in music synthetizers are evaluated. Based on piano sound analysis, the suitable method for synthesizer's design is chosen. Synthesizer has been implemented in FPGA of Spartan-3 Development Board.
Zpracování signálu z digitálních mikrofonů typu MEMS
Koníček, Cyril ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
Práce se zabývá návrhem filtrů pro zpracování signálu z digitálního mikrofonu typu MEMS. V práci jsou teoreticky rozebrány typy mikrofonů, struktura digitálního mikrofonu AMDP421, struktura a návrh jednotlivých filtrů jak v programu MATLAB, tak i v jazyce VHDL. Výsledkem práce je vytvoření návrhu filtrů v jazyce VHDL, jeho implementování do hradlového pole FPGA a vytvoření vstupního a výstupního modulu k desce SPARTAN 3 FPGA STARTER KIT pro demonstraci funkce filtru.
Prostředí pro verifikaci digitálních filtrů
Tesařík, Jan ; Dvořák, Vojtěch (oponent) ; Pristach, Marián (vedoucí práce)
Diplomová práce se zabývá návrhem verifikačního prostředí pro analýzu systémů s digitálními filtry. Verifikační prostředí je napsáno v jazyce SystemVerilog a je generováno programem, který také obstarává generování vstupních dat pro systém filtrů. Pro získání referenčních dat je využito programového prostředí Matlab. Simulace navrženého zapojení s digitálními filtry probíhá v programu ModelSim. Hlavním sledovaným parametrem je funkční pokrytí, které udává jak velká část HDL popisu byla otestována.
Implementace procesoru MicroBlaze v jazyce CodAL
Hájek, Radek ; Zachariášová, Marcela (oponent) ; Pristach, Marián (vedoucí práce)
Diplomová práce obsahuje teoretický základ, rozdělení a funkce procesorů. Shrnuje princip zřetězeného zpracování instrukcí a druhy hazardů v mikroarchitektuře procesorů. Dále seznamuje s možnostmi návrhu procesorů pomocí jazyku CodAL, který je vyvíjen firmou Codasip. V praktické části práce byl vytvořen model procesoru MicroBlaze od firmy Xilinx v jazyce CodAL. Navržený model byl otestován a implementován do obvodu FPGA v rámci praktické ukázky.
Návrh číslicového filtru typu pásmová propust
Dvořák, Vojtěch ; Pristach, Marián (oponent) ; Fujcik, Lukáš (vedoucí práce)
Cílem práce je vysvětlit problematiku digitálních filtrů IIR, ukázat postup návrhu digitálního filtru v prostředí Matlab a navrhnout model ideálního filtru typu pásmová propust s konkrétními parametry v prostředí Matlab. Tento filtr bude následně sloužit jako referenční model pro verifikaci s filtrem popsaným v jazyce VHDL.

Národní úložiště šedé literatury : Nalezeno 79 záznamů.   začátekpředchozí60 - 69další  přejít na záznam:
Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.