|
|
Využití jazyka P4 k popisu akcelerovaného zařízení na ochranu před DoS útoky
Kuka, Mário ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Diplomová práca sa zaoberá vývojom sieťového zariadenia na ochranu pred (D)DoS útokmi prostredníctvom vysoko úrovňového jazyka P4. Hlavnou úlohou je vytvorenie flexibilného zriadenia s využitím jazyka P4. To nám umožní rýchlo reagovať na stále nové a zložitejšie útoky (D)DoS. Návrh zariadenia sa zaoberal prevodom jednotlivých častí firmwaru zariadenia do jazyka P4. Následne bol uskutočnený návrh celého firmwaru zariadenia. Návrh bol uskutočnený s ohľadom na limity aktuálne dostupných prekladových nástrojov jazyka P4. Navrhnuté zariadenie bolo implementované pre hardvérové akcelerátory s technológiu FPGA. Zariadenie bolo testované v laboratórnych podmienkach, kde bola overená jeho funkčnosť a výkonnosť. Zariadenie bude nasadené v sieťovej infraštruktúre CESNET.
|
|
|
Analýza zachyceného DNS provozu
Hmeľár, Jozef ; Kekely, Lukáš (oponent) ; Kováčik, Michal (vedoucí práce)
Táto práce je zaměřená na analýzu zachyceného DNS provozu. Úvod práce je zaměřený na základní popis počítačových sítí, službu DNS a popisu síťových toků. Pak se práce zaměřuje analýzou formátů Netflow, IPFIX a PCAP, analýzou a implementaci nástroje pro analýzu DNS provozu v jazyce C++. Závěr je věnovaný výsledkům implementovaného nástroje.
|
|
|
Graf řízení toku programů v jazyce P4
Ponek, Timotej ; Šišmiš, Lukáš (oponent) ; Kekely, Lukáš (vedoucí práce)
Koncept SDN sa postupne stal jedným z najpopulárnejších riešení správy sietí. Umožňuje rýchlu rekonfigurovateľnosť sieťových zariadení tak, aby odrážala aktuálne požiadavky a taktiež umožňovala rýchle testovanie nových riešení. Týmto podporuje pokrok v sieťovej oblasti. Táto práca sa venuje jazyku P4, ktorý je jednou z implementácií konceptu SDN. Prínosom práce je zlepšenie časti existujúceho open-source prekladača jazyka P4, ktorá slúži na generovanie grafov riadenia toku programu. Nová implementácia zachytáva tok programu aj vo vnútri tabuliek a akcií, čo umožňuje ľahšie kontrolovať výstup prekladu a ďalej optimalizovať prekladač pre potreby redukcie mŕtveho kódu. Taktiež poskytuje možnosť generovať fullgraf vo formáte dot a preddefinovanom json formáte, ktorý zachytáva tok programu naprieč všetkými funkčnými blokmi daného P4 programu.
|
|
|
Hardwarová akcelerace operace hledání nejdelšího společného prefixu
Kekely, Lukáš ; Tobola, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
V této bakalářské práci je popsán návrh a implementace hardwarové architektury na hledání nejdelšího shodného prefixu s ohledem na dosáhnutí rychlosti a propustnosti požadované v dnešních vysokorychlostních počítačových sítích. Zaměřuje se na IPv4 i IPv6 sítě. Navrhnutá hardwarová architektura dosahuje propustnost minimálně 75 Gbps na nejkratších IPv4 i IPv6 paketech. Výkonnost navrhnuté architektury je porovnána s výkonností zvolených, v současné době běžně používaných algoritmů. Jde konkrétně o algoritmy Tree Bitmap, Shape-Shifting Trie a Binary Search on Prefixes. Ty byly v rámci práce implementovány v jazyce C s využitím vícevláknového zpracování s ohledem na maximální využití výkonnosti dnešních vícejaderných procesorů.
|
|
|
Hardwarová akcelerace extrakce a spojování položek z hlaviček paketů
Brázda, Mikuláš ; Kekely, Lukáš (oponent) ; Martínek, Tomáš (vedoucí práce)
Téměř každé zařízení v síti potřebuje pro svoji činnost vyextrahovat některá pole z hlaviček paketů, provést nad nimi operace a znovu složený paket přeposlat dál. Toto zpracování musí být implementováno na rychlosti odpovídající rychlosti linky. Na vysokorychlostních sítích se pro splnění tohoto požadavku využívá specializovaných obvodů. S narůstajícími požadavky na flexibilitu sítí rostou i požadavky na flexibilitu těchto obvodů. Provádět změny v jazycích pro popis hardwaru je však složité a časově náročné. Tato práce se proto zabývá implementací obvodů pro extrakci a následné spojení položek hlaviček paketů s využitím vysokoúrovňové syntézy.
|
|
|
User Interface for DDoS Mitigation Configuration
Man, Jakub ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Denial of Service (DoS) attacks is a common type of attack on internet networks and devices. A DDoS Protector device was developed to mitigate these attacks, but the configuration of this device can be complicated and requires users to be knowledgeable about the subject to configure the device to mitigate attacks effectively. This thesis focuses on providing a user interface that simplifies the configuration process of the Protector device to help less advanced users mitigate DoS attacks effectively. A web-based graphical user interface and a web application interface will be developed. The user interface will help users to configure the Protector device more straightforwardly. The application interface will allow other developers to integrate the Protector device configuration into other applications.
|
|
|
Akcelerace aplikace pro potlačení DDoS útoků
Vojanec, Kamil ; Kekely, Lukáš (oponent) ; Kučera, Jan (vedoucí práce)
Diplomová práce se zabývá optimalizací a akcelerací aplikace pro potlačení útoků typu odepření služby. Cílem práce je analyzovat existující implementaci aplikace DDoS Protector a identifikovat součásti, které je vhodné optimalizovat nebo akcelerovat. Na základě této analýzy je proveden návrh nového přístupu ke klasifikaci paketů s využitím open-source frameworku DPDK a návrh hardwarové akcelerace pomocí knihovny RTE Flow. Výsledkem této práce je sada modulů a implementace nezbytných komponent pro aplikaci DDoS Protector. Výsledné komponenty jsou pak řádně testovány. Na závěr je provedeno srovnání výsledků původní a nové implementace. Například při použití 256 mitigačních pravidel dochází s upravenými komponentami až k pětinásobnému zvýšení paketové propustnosti celé aplikace.
|
|
|
Probabilistic Packet Classification Acceleration on FPGA
Kurka, Denis ; Matoušek, Jiří (oponent) ; Kekely, Lukáš (vedoucí práce)
Classifying network packets is a crucial task in networking systems, as it allows for efficient routing and filtering of data. Probabilistic filters are a classification method that uses different techniques to approximate the membership of a packet in a set of rules. This work investigates three algorithms: Bloom, cuckoo, and xor filter. The main aim is to compare the performance of these three methods when implemented as hardware components in FPGA systems. The evaluation criteria include error rate, maximal frequency, and FPGA resource usage, primarily focusing on memory. The results indicate that the xor filter outperforms the others regarding error rate, which is superior in any error rate category. The Bloom filter is the fastest option for smaller and quicker components where a higher error rate is tolerable. The cuckoo filter is the most resource-efficient when FPGA logic is the primary concern. These findings contribute to the development of optimised classification systems and provide valuable insights into the possibilities of implementing probabilistic filters in hardware architectures.
|
|
|
UVM Verification of DMA Medusa System
Petruška, Zdenko ; Martínek, Tomáš (oponent) ; Kekely, Lukáš (vedoucí práce)
This thesis describes design and implementation of verification environment for system DMA Medusa. DMA Medusa is hardware system used for high speed transmissions between network card and RAM. Verification environment is developed in SystemVerilog using UVM. Environment is designed with intention to find functional bugs using top level random stimulus. Testbench requirements have been defined prior to its implementation. Requirements are based on system specification and previous version of testbench. Previous version has been based on different methodology. New testbench implements the functionality of previous one. In addition, some functionality has been exteded. Implemented testbench extends previous memory model by serving memory requests in random order. It also implements functional coverage focused on communication with memory and network card. Goal of functional coverage is to monitor quality of generated stimulus.
|
|
|
Překladač jazyka P4.16 využívající vysokoúrovňovou syntézu
Neruda, Jakub ; Kekely, Lukáš (oponent) ; Martínek, Tomáš (vedoucí práce)
Jazyk P4, určený pro programování funkcionality síťových prvků je v současnosti progresivním trendem na poli síťové administrace. Nicméně tento jazyk se stále vyvíjí a jeho poslední revize P416 výrazně změnila nejen možnosti jazyka a jeho syntax, ale i celý kompilátor. Sdružení CESNET podporuje vývoj P4, a proto i jeho se týká přechod na nový standard. Tato práce zkoumá možné problémy spojené s migrací, konkrétně překlad vysokoúrovňových uživatelských akcí do VHDL popisu s využitím vysokoúrovňové syntézy, zapojování speciálních extern objektů a podporu atomických sekcí. Text diskutuje možné způsoby zapojení HDL komponent, jakož i organizaci jejich paměťového prostoru pro runtime konfiguraci ze software. Taktéž je přiblížena architektura kompilátoru, s praktickými ukázkami realizace základních objektů pro překlad P4 do cílové architektury. Závěr práce demonstruje využití nástroje Vivado HLS pro optimalizaci C++ kódů za účelem co největšího výkonu výsledného obvodu.
|
host ::
RSS.