|
|
FPGA-Based Sound Acquisition Prototype from MEMS Microphone Array
Liska, Matej ; Tomešek, Jiří
This paper presents a comprehensive exploration of an Field Programmable Gate Array (FPGA) prototype designed for efficient data acquisition from Micro Electro Mechanical Systems (MEMS) microphones through a Time Division Multiplexed (TDM) interface. The primary focus lies in the seamless integration of software and hardware elements, showcasing the implementation of IP cores for controlling TDM peripherals, generating clock signals, and facilitating communication with the Future Technology Devices International (FTDI) chip. The paper underscores the flexibility of the device design, which can be seamlessly deployed across various FPGA boards, thereby mitigating dependency on specific hardware models. Leveraging a large number of GPIO pins on the FPGA board, the PCB design incorporates multiple TDM buses and efficient communication channels with the FTDI chip, streamlining data transfer to the PC. This work not only presents a functional prototype but also lays the groundwork for future advancements in FPGA-based sound acquisition systems, promising enhanced versatility and efficiency in audio signal processing applications.
|
|
|
Optimizing components for Dilithium and Kyber unified hardware implementation
Dobiáš, Patrik ; Malina, Lukáš
As the ongoing standardization process of postquantum schemes yields initial outcomes, it is important not only to focus on optimization of standalone implementations but also to explore the possibilities of combining multiple schemes into one unified architecture. In this paper, we focus on exploring the combination of two NIST selected schemes, namely the CRYSTALS-Dilithium digital signature scheme and the CRYSTALS-Kyber key encapsulation scheme. We present optimized designs of unified hardware components that can be used as building blocks for these schemes. All implemented components outperform state-of-the-art implementations in both hardware utilization and performance.
|
|
|
Low-latency AES encryption for High-Frequency Trading on FPGA
Cíbik, Peter ; Růžek, Michal ; Dvořák, Milan
This paper presents a Field Programmable Gate Array (FPGA) powered low–latency solution for secure communication with the stock exchange. It presents architecture design and optimization techniques used to ensure the required security level without impacting the latency, which is the most critical domain in High-Frequency Trading (HFT). The National Stock Exchange of India (NSE) chose Advanced Encryption Standard (AES) with 256 bit key length in Galoise-Counter Mode (GCM) as the encryption algorithm for Non-NEAT Front End (NNF) connections.
|
|
|
Aplikace pro správu FPGA karet
Ostrý, Pavel ; Ilgner, Petr (oponent) ; Dobiáš, Patrik (vedoucí práce)
Bakalářská práce se zaměřuje na problematiku správy FPGA karet (Field Programmable Gate Array) v kontextu školního systému VUT FEKT. FPGA karty jsou zařízení, která umožňují programování hardwaru pomocí programovatelných logických obvodů, což umožňuje výrazné zefektivnění specifických úkolů vyžadujících malou odezvu a vysoký průtok dat. Přestože jsou FPGA karty stále populárnější, chybí uživatelská grafická aplikace, která by umožňovala jejich správu v podmínkách školního systému. Cílem této práce je vytvoření aplikace umožňující nastavení, monitorování a řízení FPGA karet prostřednictvím grafického uživatelského rozhraní. Práce je rozdělena do deseti kapitol, přičemž prvních pět se věnuje teoretické části a zbylých pět praktické implementaci. Teoretická část zahrnuje úvod do problematiky FPGA karet, jejich srovnání s jinými zařízeními, popis jejich programování a analýzu požadavků na finální aplikaci s následným výběrem vhodných nástrojů. Praktická část se zaměřuje na implementaci uživatelského rozhraní, strukturu kódu a popis jednotlivých programových tříd a funkcí. Výsledkem práce je grafická aplikace, která splňuje všechny stanovené požadavky a umožňuje konfiguraci, monitorování a řízení FPGA karet v prostředí VUT FEKT. Aplikace byla vyvinuta v programovacím jazyce Java, grafické rozhraní bylo vyvinuto pomocí JavaFX. Aplikace s kartou komunikuje pomocí knihovny libnfb, která je psaná pro C a proto jsou její funkce namapovány prostřednictvím JNA. Tato bakalářská práce přináší aplikaci pro správu FPGA karet vyvinutou na základě potřeb VUT FEKT.
|
|
|
Remote laboratory for PYNQ
Veselý, Boris ; Šimek, Václav (oponent) ; Mrázek, Vojtěch (vedoucí práce)
This thesis is used to provide PYNQ devices to multiple users for teaching the IVH subject. The remote laboratory application provides access to the PYNQ devices using tunnel connections. The application can manage the files stored on the server and register the time slots during which the user will be allowed to access the PYNQ devices using tunnel connections. The application also allows an administrator role that can manage users, their reservations and individual PYNQ devices. The application is written using PHP, the Nette framework and Go. The contribution of the work is to simplify access to PYNQ devices in the context of teaching the IVH subject.
|
|
|
Design and implementation of display sniffer on embedded targets
Lipták, Samuel ; Šnajder, Jan (oponent) ; Krejsa, Jiří (vedoucí práce)
This thesis deals with the verification of the functionality of the graphical interface in embedded systems. Current approaches using camera systems for optical inspection are characterised by a lack of reliability, high cost, maintenance difficulties and spatial challenges. The aim of this work is to analyse and propose a new approach to graphical data acquisition, based on a reliable technology. The specific solution uses FPGA (Field-Programmable Gate Array) technology and the whole system is implemented on the PYNQ development platform. This platform also includes a server with an API, which allows easier access to the acquired data. The result of this work is a new verification method of the graphical interface of embedded systems, which will meet the required reliability and efficiency criteria. Such an approach may find application in industry and contribute to improving the quality and efficiency of quality control of embedded systems.
|
|
|
Cryptographic schemes implementation on small FPGA platforms
Pukšová, Ráchel ; Cíbik, Peter (oponent) ; Dobiáš, Patrik (vedoucí práce)
The objective of the bachelor thesis is to implement the AES-GCM encryption algorithm on a Nexys A7-100T FPGA board. It introduces the issues of cryptography and authentication in data transmission as well as describes the FPGA technology. The implementation has been done in VHDL, as a hardware description language. It analyses the project provided by the Institute of Telecommunications of Brno University of Technology, which is intended to be modified to achieve the stated goal. In the practical part, it discusses the modifications made and the tests that verified the functionality of the implementation. It compares resource utilization with the original project as a tool to better understand the impact of the modifications made. This work is also compared with existing AES-GCM solutions. Finally, suggestions are given for further modifications that could be made to achieve lower goals.
|
|
|
RF WiFi network analyzer
Kvasničák, Dušan ; Zamazal, Michal (oponent) ; Valach, Soběslav (vedoucí práce)
The goal of this thesis is the design and implementation of a WiFi network monitor analyzer in the 2.4 and 5 GHz radio frequency bands using a software radio. The work focuses on obtaining and analyzing data from these bands with the aim of extracting information about the state and movement of devices, their position in relation to the analyzer, and estimating the number of people moving in the monitored space.
|
|
|
Grafická zobrazovací jednotka
Szkandera, Filip ; Dvořák, Vojtěch (oponent) ; Dvorský, Adam (vedoucí práce)
Cílem bakalářské práce je prostudovat funkčnost a navrhnout vlastní jednoduchý grafický zobrazovač. V první části práce je popsána teorie o konektorech a grafických protokolech, které se v historii používaly. Na základě této teoretické analýzy je zvolen vhodný protokol pro stavbu grafického zobrazovače. Dále se teoretická část věnuje i obvodům FPGA. Praktická část se nejprve věnuje návrhu grafického zobrazovače bez obvodu FPGA, tedy pouze z jednoduchých logických součástek. Dále je pak stejný návrh přenesen do obvodu FPGA.
|
|
|
Zpětnovazební chlazení částice v optické pasti ve více osách
Číž, Adam ; Adámek, Roman (oponent) ; Brablc, Martin (vedoucí práce)
Tato práce se zabývá návrhem a implementací algoritmů pro zpětnovazební chlazení (neboli polohovou regulaci) částice v optické pasti ve více osách s využitím Kálmánova filtru. Jsou zde navrženy dvě metody regulace, z nichž každá je určena pro využití jiného akčního členu: modulátoru intenzity laseru, nebo dvojice elektrod. Dále je popsána implementace obou metod na hardware s FPGA. Fungování obou navržených algoritmů je prokázáno numerickou simulací. Navíc je fungování regulace využívající elektrody prokázáno experimentem na optické pasti. Druhá metoda je pro využití při experimentu plně připravena.
|
host ::
RSS.