|
|
Aplikace pro správu FPGA karet
Ostrý, Pavel ; Ilgner, Petr (oponent) ; Dobiáš, Patrik (vedoucí práce)
Bakalářská práce se zaměřuje na problematiku správy FPGA karet (Field Programmable Gate Array) v kontextu školního systému VUT FEKT. FPGA karty jsou zařízení, která umožňují programování hardwaru pomocí programovatelných logických obvodů, což umožňuje výrazné zefektivnění specifických úkolů vyžadujících malou odezvu a vysoký průtok dat. Přestože jsou FPGA karty stále populárnější, chybí uživatelská grafická aplikace, která by umožňovala jejich správu v podmínkách školního systému. Cílem této práce je vytvoření aplikace umožňující nastavení, monitorování a řízení FPGA karet prostřednictvím grafického uživatelského rozhraní. Práce je rozdělena do deseti kapitol, přičemž prvních pět se věnuje teoretické části a zbylých pět praktické implementaci. Teoretická část zahrnuje úvod do problematiky FPGA karet, jejich srovnání s jinými zařízeními, popis jejich programování a analýzu požadavků na finální aplikaci s následným výběrem vhodných nástrojů. Praktická část se zaměřuje na implementaci uživatelského rozhraní, strukturu kódu a popis jednotlivých programových tříd a funkcí. Výsledkem práce je grafická aplikace, která splňuje všechny stanovené požadavky a umožňuje konfiguraci, monitorování a řízení FPGA karet v prostředí VUT FEKT. Aplikace byla vyvinuta v programovacím jazyce Java, grafické rozhraní bylo vyvinuto pomocí JavaFX. Aplikace s kartou komunikuje pomocí knihovny libnfb, která je psaná pro C a proto jsou její funkce namapovány prostřednictvím JNA. Tato bakalářská práce přináší aplikaci pro správu FPGA karet vyvinutou na základě potřeb VUT FEKT.
|
|
|
Remote laboratory for PYNQ
Veselý, Boris ; Šimek, Václav (oponent) ; Mrázek, Vojtěch (vedoucí práce)
This thesis is used to provide PYNQ devices to multiple users for teaching the IVH subject. The remote laboratory application provides access to the PYNQ devices using tunnel connections. The application can manage the files stored on the server and register the time slots during which the user will be allowed to access the PYNQ devices using tunnel connections. The application also allows an administrator role that can manage users, their reservations and individual PYNQ devices. The application is written using PHP, the Nette framework and Go. The contribution of the work is to simplify access to PYNQ devices in the context of teaching the IVH subject.
|
|
|
Design and implementation of display sniffer on embedded targets
Lipták, Samuel ; Šnajder, Jan (oponent) ; Krejsa, Jiří (vedoucí práce)
This thesis deals with the verification of the functionality of the graphical interface in embedded systems. Current approaches using camera systems for optical inspection are characterised by a lack of reliability, high cost, maintenance difficulties and spatial challenges. The aim of this work is to analyse and propose a new approach to graphical data acquisition, based on a reliable technology. The specific solution uses FPGA (Field-Programmable Gate Array) technology and the whole system is implemented on the PYNQ development platform. This platform also includes a server with an API, which allows easier access to the acquired data. The result of this work is a new verification method of the graphical interface of embedded systems, which will meet the required reliability and efficiency criteria. Such an approach may find application in industry and contribute to improving the quality and efficiency of quality control of embedded systems.
|
|
|
Cryptographic schemes implementation on small FPGA platforms
Pukšová, Ráchel ; Cíbik, Peter (oponent) ; Dobiáš, Patrik (vedoucí práce)
The objective of the bachelor thesis is to implement the AES-GCM encryption algorithm on a Nexys A7-100T FPGA board. It introduces the issues of cryptography and authentication in data transmission as well as describes the FPGA technology. The implementation has been done in VHDL, as a hardware description language. It analyses the project provided by the Institute of Telecommunications of Brno University of Technology, which is intended to be modified to achieve the stated goal. In the practical part, it discusses the modifications made and the tests that verified the functionality of the implementation. It compares resource utilization with the original project as a tool to better understand the impact of the modifications made. This work is also compared with existing AES-GCM solutions. Finally, suggestions are given for further modifications that could be made to achieve lower goals.
|
|
|
RF WiFi network analyzer
Kvasničák, Dušan ; Zamazal, Michal (oponent) ; Valach, Soběslav (vedoucí práce)
The goal of this thesis is the design and implementation of a WiFi network monitor analyzer in the 2.4 and 5 GHz radio frequency bands using a software radio. The work focuses on obtaining and analyzing data from these bands with the aim of extracting information about the state and movement of devices, their position in relation to the analyzer, and estimating the number of people moving in the monitored space.
|
|
|
Grafická zobrazovací jednotka
Szkandera, Filip ; Dvořák, Vojtěch (oponent) ; Dvorský, Adam (vedoucí práce)
Cílem bakalářské práce je prostudovat funkčnost a navrhnout vlastní jednoduchý grafický zobrazovač. V první části práce je popsána teorie o konektorech a grafických protokolech, které se v historii používaly. Na základě této teoretické analýzy je zvolen vhodný protokol pro stavbu grafického zobrazovače. Dále se teoretická část věnuje i obvodům FPGA. Praktická část se nejprve věnuje návrhu grafického zobrazovače bez obvodu FPGA, tedy pouze z jednoduchých logických součástek. Dále je pak stejný návrh přenesen do obvodu FPGA.
|
|
|
Zpětnovazební chlazení částice v optické pasti ve více osách
Číž, Adam ; Adámek, Roman (oponent) ; Brablc, Martin (vedoucí práce)
Tato práce se zabývá návrhem a implementací algoritmů pro zpětnovazební chlazení (neboli polohovou regulaci) částice v optické pasti ve více osách s využitím Kálmánova filtru. Jsou zde navrženy dvě metody regulace, z nichž každá je určena pro využití jiného akčního členu: modulátoru intenzity laseru, nebo dvojice elektrod. Dále je popsána implementace obou metod na hardware s FPGA. Fungování obou navržených algoritmů je prokázáno numerickou simulací. Navíc je fungování regulace využívající elektrody prokázáno experimentem na optické pasti. Druhá metoda je pro využití při experimentu plně připravena.
|
|
|
Vysokorychlostní přenos dat
Šimík, Jakub ; Fujcik, Lukáš (oponent) ; Dvořák, Vojtěch (vedoucí práce)
Práce se zabývá návrhem zařízení pro odesílání dat z rychlého převodníku ADC do počítače přes rozhraní Ethernet s použitím vývojové desky MicroZed 7020 a systémem na čipu Zynq 7000, kterým je tato deska osazena. V práci je nejprve představena tato vývojová deska a Zynq 7000, následuje stručný popis vybraných protokolů a na základě teoretického rozboru je poté proveden návrh architektury řešení. Další část práce se poté zabývá implementací zařízení v programovatelné logice a softwaru pro procesorový systém dle tohoto návrhu. Závěr práce se věnuje ověřování správné funkce jednotlivých částí zařízení.
|
|
|
Inference neuronové sítě na zařízení ZYNQ
Masár, Filip ; Bidlo, Michal (oponent) ; Mrázek, Vojtěch (vedoucí práce)
Neuronové sítě jsou stále populárnější. Inference se v dnešní době provádí nejen na výkonných grafických kartách, ale také na vestavěných systémech s nízkou spotřebou. Tato bakalářská práce zkoumá způsoby testování odolnosti systému proti poruchám na hardwarovém akcelerátoru neuronových sítí. Navrhuje použití FPGA pro zvýšení rychlosti experimentů s odolností proti poruchám. K dosažení tohoto cíle byl použit open-source akcelerátor NVDLA, který byl upraven tak, aby podporoval injektování poruch. Pro demonstraci navrhovaného řešení byla vypracována jednoduchá analýza odolnosti vůči poruchám pomocí sítě ResNet-18.
|
|
|
Implementace HDL modulu pro předzpracování dat z vícekanálového ADC
Matoušek, Petr ; Macho, Tomáš (oponent) ; Petyovský, Petr (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací digitálních filtrů v hradlovém poli typu FPGA. Výsledkem práce je univerzální komponenta v jazyce VHDL, která je znovuvyužitelná v projektech, kde je nutné předzpracovávat data. Navržené zařízení komunikuje s A/D převodníkem, ze kterého filtruje vstupní data pomocí FIR a CIC filtrů v FPGA. Pro okolní svět se chová jako zařízení typu Slave a s nadřazeným zařízením komunikuje pomocí sběrnice SPI. V práci je uveden teoretický popis A/D převodníků, FPGA, digitálních filtrů a zvoleného hardware pro testování. Z praktické části je popsána implementace řešení ve VHDL a testování navrženého řešení na reálné aplikaci. Výstupem práce je VHDL komponenta, která je použitelná v projektech, kde se předzpracovávají data.
|
host ::
RSS.