|
|
Algoritmy pro vyhledání nejdelšího shodného prefixu
Sedlář, František ; Matoušek, Jiří (oponent) ; Tobola, Jiří (vedoucí práce)
Tato diplomová práce nejprve uvádí čtenáře do problematiky vyhledávání nejdelších shodných prefixů. Analyzuje a popisuje vybrané algoritmy se zaměřením na jejich rychlost, paměťovou náročnost a vhodnost pro hardwarovou implementaci. Na základě získaných poznatků představuje nový algoritmus Generic Hash Tree Bitmap. Ten je mnohonásobně rychlejší než jiné používané metody, zatímco jeho paměťové nároky jsou mnohdy nižší. Implementace algoritmu se stala součástí knihovny Netbench.
|
|
|
Počítačové modelování směsných vztahů složených soustav
Matoušek, Jiří ; Frk, Martin (oponent) ; Rozsívalová, Zdenka (vedoucí práce)
Předkládaná práce se zabývá modelováním průběhů dielektrických veličin a aplikací směsných vztahů pro řešení složených soustav v závislosti na frekvenci. Teoretická část se zabývá fyzikou dielektrik a charakteristikou a popisem složených soustav a její součástí je přehled základních směsných vztahů. Součástí práce je program, využitelný při výuce, umožňující modelování průběhů permitivity, ztrátového činitele a ztrátového čísla v závislosti na frekvenci a Coleho-Coleho diagramu materiálu; u směsí potom simulaci Maxwellova, Bőttcherova a Lichteneckerova směsného vztahu.
|
|
|
Filtrace paketů ve 100 Gb sítích
Kučera, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Diplomová práce se zabývá návrhem a implementací algoritmu pro filtraci paketů pro vysokorychlostní počítačové sítě. Hlavním cílem bylo vytvoření hardwarové architektury pro filtraci, která dosáhne vysoké kapacity ve smyslu počtu filtračních pravidel a umožní nasazení v sítích o rychlostech až 100 Gb/s. Návrh systému byl proveden s ohledem na možnost paralelního zpracování při implementaci v technologii FPGA a s cílem nalezení vhodného kompromisu mezi časovou a paměťovou složitostí algoritmu. Dosažené vlastnosti navržené architektury a vytvořené implementace byly následně ověřeny na dostupných množinách filtračních pravidel. Díky vysoce optimalizované architektuře a řetězenému zpracování bylo možné při implementaci dosáhnout vysoké pracovní frekvence (přes 220 MHz) a současně významně zredukovat paměťové nároky (v průměru o 72% oproti porovnávaným algoritmům). Efektivní využití interní paměti dostupné přímo na čipu umožňuje s použitím FPGA uložení až pěti tisíc filtračních pravidel při zabrání pouze 8% dostupné kapacity paměti. To vše při současném dosažení plné propustnosti linky 100 Gb/s.
|
|
|
Network Traffic Generator for Testing of Packet Classification Algorithms
Janeček, David ; Orsák, Michal (oponent) ; Matoušek, Jiří (vedoucí práce)
Efforts to improve classification algorithms are being slowed down by lack of data required for testing. For confidentiality and security reasons it is difficult to obtain real data. Good rule set generation tools, such as ClassBench-ng, exist. However, in order to evaluate proper functioning, throughput, power consumption, and other properties of packet classification algorithms, it is necessary to also use network traffic. Subject of this thesis is creating a network traffic generator that would allow for testing of such properties using IPv4, IPv6, and OpenFlow1.0 rules created by ClassBench-ng. The work explores different ways to achieve this, which resulted in several versions of the generator. Those were experimented with and evaluated. Implementation was done using Python. The primary result is a generator combining multiple approaches to achieve the best properties of created header traces. Another contribution of this thesis is a tool that was necessary to create for analyzing rule sets and evaluating generated header traces.
|
|
|
Vysokorychlostní paketové DMA přenosy z FPGA
Kubálek, Jan ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Pro zařízení, která na počítačových sítích zajišťují monitorování provozu a umožňují údržbusítě, může být problémem nedostatečná rychlost přijímání dat pro analýzu. Aby dokázalozařízení monitorovat síť s vysokou datovou propustností, musí být síťová karta zařízeníschopna přijatá data rychle přenášet do paměti RAM. V rámci této práce byl provedennávrh, implementace a testování modulu pro FPGA čip na síťové kartě, který tyto přenosyřídí. Vytvořený modul podporuje přenášení paketů přes sběrnici PCI-Express na rychlosti100 Gb/s a 200 Gb/s. Tyto přenosy jsou prováděny jako přenosy DMA v systému DPDK.
|
|
|
Framework pro hardwarovou akceleraci 400Gb sítí
Hummel, Václav ; Matoušek, Jiří (oponent) ; Kořenek, Jan (vedoucí práce)
Platforma NetCOPE již prokázala svou životaschopnost jako framework pro rychlý vývoj hardwarově akcelerovaných síťových aplikací. Tyto aplikace využívají virtualizované síťové funkce (NFV). Aby platforma v nejbližších letech nezastarala, tak se musí přizpůsobit požadavkům souvisejících s příchodem 400 Gigabitového ethernetu. Příchod 400 Gigabitového ethernetu sebou přináší velké množství výzev, které vyžadují nutnost kompletně změnit dosavadní myšlení. Během jediného hodinového cyklu musí být zpracováno několik síťových paketů, což vyžaduje nový koncept zpracování. Je použita pokročilá správa paměti, aby byla dosažena konstantní paměťová složitost vzhledem k počtu DMA kanálů. Díky tomu je možné realizovat se současnou technologií i více než 256 kompletně nezávislých DMA kanálů. Mnoho úsilí bylo kladeno na vytvoření co nejobecnějšího frameworku i pro vyšší rychlosti přesahující 400 Gb/s. Práce se zaměřuje na komunikaci mezi frameworkem a hostitelským počítačem skrze PCI Express rozhraní. Byla vzata do úvahy i varianta s více síťovými rozhraními. Navržený systém je připraven na nasazení na kartách rodiny COMBO, které jsou použity jako referenční platforma.
|
|
|
Framework pro částečnou dynamickou rekonfiguraci FPGA Virtex-5
Raček, Jakub ; Viktorin, Jan (oponent) ; Matoušek, Jiří (vedoucí práce)
Práce se zabývá návrhem a implementací frameworku částečné dynamické rekonfigurace pro FPGA architekturu Virtex-5. Framework má usnadnit tvorbu aplikací s hardwarovými akcelerátory využívajících částečnou dynamickou rekonfiguraci. S využitím frameworku byla vytvořena demonstrační aplikace pro pattern-matching nad příchozími síťovými pakety. Řízení procesu částečné dynamické rekonfigurace obstarává systém typu GNU/Linux, který běží na procesoru MicroBlaze. To navíc umožňuje běh méně náročných aplikací a zpracování paketů pomocí softwaru.
|
|
|
Implementace a verifikace vstupních a výstupních síťových bloků
Matoušek, Jiří ; Kaštil, Jan (oponent) ; Tobola, Jiří (vedoucí práce)
V rámci platformy NetCOPE se vstupní a výstupní síťové bloky používají pro odstínění návrháře síťové aplikace od problémů s implementací linkové vstvy síťového modelu ISO/OSI, zvláště pak její MAC podvrstvy. Tato bakalářská práce se zabývá návrhem, implementací a verifikací takovýchto bloků pracujících na rychlosti 10 Gb/s. Navržený vstupní síťový blok provádí kontrolu příchozích rámců a umožňuje zahazování těchto rámců na základě výsledků prováděných kontrol. Výstupní síťový blok podporuje nahrazování zdrojové MAC adresy rámce a doplnění pole FCS. Součástí obou síťových bloků jsou také různé druhy čítačů rámců. Navržené síťové bloky byly otestovány na kartách COMBO v rámci platformy NetCOPE a bylo pro ně navrženo verifikační prostředí pro jazyk SystemVerilog.
|
|
|
Generování binárního prefixového stromu podle pravděpodobnostních parametrů
Ženčák, Tomáš ; Kučera, Jan (oponent) ; Matoušek, Jiří (vedoucí práce)
Cílem této práce je vytvořit generátor prefixových sad, který bude schopný vygenerovat prefixovou sadu na základě parametrů specifikovaných v sadě nástrojů ClassBench. V této práci je popsaný možný přístup ke generování, jakožto i konečný algoritmus generování prefixové sady. Vytvořené řešení umožňuje generovat sady prefixů, jejichž průměrná odchylka od požadovaných parametrů je typicky o několik řádů nižší než odchylka sad generovaných nástrojem ClassBench.
|
|
|
Network Traffic Simulation and Generation
Matoušek, Jiří ; Kořenek, Jan (oponent) ; Korček, Pavol (vedoucí práce)
S rozvojem počítačových sítí umožnujících přenosy dat rychlostí 10 Gb/s a vyšší roste také potřeba vývoje nových síťových zařízení schopných pracovat na takovýchto rychlostech. Nově vyvinutá síťová zařízení je třeba před jejich nasazením do reálného provozu podrobit důkladnému testování, které se provádí pomocí přehrávání uměle vytvořeného nebo dříve zachyceného síťového provozu na lince vedoucí k testovanému zařízení, to vše také na maximální rychlosti linky. Současná testovací zařízení buď nejsou dostatečně výkonná, nebo kromě svého vysokého výkonu vynikají také vysokou cenou. Cílem této diplomové práce je tedy navrhnout hardwarově akcelerovanou aplikaci schopnou generování a přehrávání síťového provozu rychlostí 10 Gb/s. Pro akceleraci aplikace je použita karta COMBOv2 společně s platformou NetCOPE. Architektura navržené aplikace je modulární, což umožňuje s výhodou využít jednotlivé části aplikace pro implementaci různých funkcí. Mezi ty patří generování syntetického IPv4 nebo IPv6 provozu a dále pak přehrávání dříve zachyceného síťového provozu uloženého v paměti počítače. Generovaná i přehrávaná síťová data jsou vysílána do sítě rychlostí 10 Gb/s, přičemž na výstupu je možné omezit přenosovou rychlost až na hodnotu 1 Mb/s. V závěru práce je provedeno srovnání vlastností implementované aplikace s generátorem paketů implementovaným na platformě NetFPGA, které vyznívá příznivěji pro popisovanou aplikaci.
|
host ::
RSS.