Original title: Prostředí pro spouštění testů kompatibility RISC-V
Translated title: Framework for RISC-V Compliance Tests Execution
Authors: Skála, Milan ; Čekan, Ondřej (referee) ; Zachariášová, Marcela (advisor)
Document type: Master’s theses
Year: 2018
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tato práce se zabývá vytvořením návrhu a implementací frameworku pro spouštění testů kompatibility různých typů implementací architektury RISC-V. Popisuje historický vývoj této architektury, instrukční sadu a režimy procesoru, které tato architektura podporuje. Dále jsou rozebrány současné metodiky a frameworky pro testování implementované v jazyce Python. Důraz je kladen na rozbor testů kompatibility. V praktické části je proveden návrh a implementace frameworku pro spouštění testů kompatibility, jehož vstupem mohou být různé typy implementací RISC-V. Sekundárním cílem práce je vytvořit grafické uživatelské rozhraní umožňující rychlou a snadnou konfiguraci testů. Na závěr jsou zhodnoceny výsledky a diskutovány možnosti dalšího rozšíření. This thesis focuses on design and implementation of a testing framework for different implementation types of RISC-V architecture. It describes history, instruction set and processor modes which are supported by this architecture. Further, the current methodologies and testing frameworks implemented in Python are discussed. Emphasis is placed on the analysis of compliance tests. In the practical part, the design and implementation of a framework for execution of compliance tests for models, which can be implemented in various ways, either as an ISA simulator or a hardware model, is done. The secondary aim of the thesis is to create a graphical user interface for quick and easy test configuration. Finally, the results are evaluated and the possibilities of further development are discussed.
Keywords: ARM; automation; compliance testing; CPU; Internet of Things; IoT; processor; Python; RISC; RISC-V; testing; ARM; automatizace; CPU; Internet věcí; IoT; procesor; Python; RISC; RISC-V; testování; testování kompatibility

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/85004

Permalink: http://www.nusl.cz/ntk/nusl-583089


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses