Název: Akcelerace grafických operací s využitím FPGA
Překlad názvu: Acceleration of Graphics Operations by Means FPGA
Autoři: Čapka, Ladislav ; Šimek, Václav (oponent) ; Vašíček, Zdeněk (vedoucí práce)
Typ dokumentu: Diplomové práce
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]
Tato práce se zabývá rozborem grafického retezce, pomocí kterého lze vykreslit požadovaný obraz. Dokument je zamerený na vykreslovací algoritmy, které jsou využívány v rasterizacním bloku. Hlavním cílem této práce je popsat vybrané vykreslovací algoritmy, které jsou vhodné pro implementaci v hardware. Cílovým hardware, na kterém by mely být vykreslovací algoritmy implementovány a testovány, jsou programovatelná hradlová pole FPGA. Jako možná cílová platforma byla zvolena platforma FITkit. This term project is aimed on analysis of graphic pipeline which can rasterize required picture. Document is specialized to drawing algorithms that are used in rasterization block. Major aim of this project is describing of rasterization algorithms that can be implemented on hardware. Type of aimed hardware is field-programmable gate array FPGA.
Klíčová slova: Bézier; FPGA; grafický hardware; interpolace; NURBS; rasterizace; rasterizacní algoritmy; base objects; Bézier; FPGA; graphic hardware; interpolation; NURBS; rasterization; rasterization algorithms

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/54052

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-566205


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce