Original title: Návrh rychlé měřící karty s využitím programovatelných hradlových polí
Translated title: Fast measuring card design using programmable gate arrays
Authors: Badin, Pavel ; Havránek, Zdeněk (referee) ; Klusáček, Stanislav (advisor)
Document type: Master’s theses
Year: 2013
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract: [cze] [eng]

Keywords: Design of PCB; digital signal processing using algorithms DFT and FFT.; FPGA; VHDL programming language; FPGA; Návrh DPS; programovací jazyk VHDL; vývojový kit NEXYS 3; číslicové zpracování signálu algoritmy DFT a FFT.

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/27024

Permalink: http://www.nusl.cz/ntk/nusl-562052


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses
 Record created 2024-04-02, last modified 2024-04-03


No fulltext
  • Export as DC, NUŠL, RIS
  • Share