Original title: Načítání a tisk ASCII čísel v FPGA
Translated title: Loading and Printing ASCII Numbers in FPGA
Authors: Závodník, Tomáš ; Zachariášová, Marcela (referee) ; Bartoš, Václav (advisor)
Document type: Bachelor's theses
Year: 2013
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tématem této práce je otázka zpracování dekadických čísel binárními hardwarovými jednotkami. Použití specializovaného hardware pro tento účel je problematické zejména z důvodu nekompatibility obou číselných soustav. Práce je zaměřena konkrétně na dekadická čísla v pevné řádové čárce předávaná ve formě řetězců ASCII znaků a na technologii FPGA. Navrhovaným řešením je vytvoření hardwarových jednotek umožňujících sekvenční načítání a tisk dekadických čísel ve zmíněné podobě po jednotlivých číslicích. Náplní práce je představení vhodných algoritmů a popis realizace navrhovaných jednotek. Výsledkem je jejich efektivní, konfigurovatelná, přenositelná a znovupoužitelná implementace. The topic of this work is the issue of processing decimal numbers using binary hardware units. Making use of specialized hardware for this purpose is problematic due to both number systems being incompatible. The thesis is focused specifically on fixed point decimal numbers passed in the form of ASCII character strings and on the FPGA technology. The proposed solution lies in creating hardware units that allow sequential loading and printing of decimal numbers in the mentioned form digit by digit. In terms of the content of this work, it introduces suitable algorithms and describes the realization of the proposed units. It results in their efficient, configurable, portable and reusable implementation.
Keywords: ASCII numbers; ASCII strings; binary numbers; binary representation; complement code; decimal numbers; decimal representation; double-dabble; FITkit; fixed point; FPGA; fractional part; hardware; integer part; loading; printing; sequential conversion; VHDL; ASCII čísla; ASCII řetězce; binární reprezentace; binární čísla; celá část; dekadická reprezentace; dekadická čísla; desetinná část; doplňkový kód; double-dabble; FITkit; FPGA; hardware; načítání; pevná řádová čárka; sekvenční převod; tisk; VHDL

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/55077

Permalink: http://www.nusl.cz/ntk/nusl-560647


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses