Original title: Algoritmy souběžného technického a programového návrhu
Translated title: Hardware-Software Codesign Algorithms
Authors: Vlach, Jan ; Schwarz, Josef (referee) ; Fučík, Otto (advisor)
Document type: Master’s theses
Year: 2007
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Tento diplomový projekt se zabývá souběžným návrhem programového a technického vybavení vestavěných systémů. Zahrnuje jednak obecný popis celého tohoto procesu , jednak je tento postup ilustrován na návrhu, simulaci a implementaci FIR filtru. Je zde obsažen také popis návrhového programu Polis a simulačního systému Ptolemy. Závěr projektu je věnován generování simulačních modelů v jazyce VHDL včetně následné syntézy. This master's thesis deals with a parallel design of the program and a technical equipment of embedded systems. It involves both a general description of the whole process and an illustration of the design, a simulation and implementation of the FIR filter. It also includes a description of the proposed program Polis and the simulation system Ptolemy. The conclusion of the project is devoted to a generation of simulation models in VHDL language incl. a subsequent synthesis.
Keywords: Hardware-software codesign; hardware-software cosimulation; program Polis; simulation system Ptolemy; specification language Esterel; VHDL; program Polis; simulační systém Ptolemy; souběžná simulace technického a programového vybavení; Souběžný návrh technického a programového vybavení; specifikační jazyk Esterel; VHDL

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/187518

Permalink: http://www.nusl.cz/ntk/nusl-551414


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Master’s theses