Original title:
Komunikace uvnitř hardwarově akcelerovaného obvodu
Translated title:
Communication in a hardware accelerated circuit
Authors:
Rosa, Michal ; Jedlička, Petr (referee) ; Smékal, David (advisor) Document type: Bachelor's theses
Year:
2023
Language:
cze Publisher:
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií Abstract:
[cze][eng]
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.
Keywords:
AES; Cryptograhy; FPGA; IP block; Nexys A7-100T; VHDL; Xilinx; AES; FPGA; IP blok; Kryptografia; Nexys A7-100T; VHDL; Xilinx
Institution: Brno University of Technology
(web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library. Original record: http://hdl.handle.net/11012/214025