Original title: Webový simulátor procesoru architektury MIPS
Translated title: Web-Based MIPS Simulator
Authors: Hůlek, Matěj ; Bidlo, Michal (referee) ; Vašíček, Zdeněk (advisor)
Document type: Bachelor's theses
Year: 2022
Language: cze
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [cze] [eng]
Práce se zaobírá simulací zřetězeného procesoru architektury MIPS za účelem demonstrace činnosti procesoru na úrovni zřetězené linky pro účely výuky. Cílem práce je tedy implementovat webovou aplikaci, která bude umožňovat uživateli vložit kód symbolických instrukcí a vhodným způsobem demonstrovat činnost simulačního jádra. The work deals with the simulation of a pipelined processor of the MIPS architecture in order to demonstrate the activity of the processor at the level of a pipeline for teaching purposes. The aim of this work is to implement a web application that will allow the user to enter the code of symbolic instructions and demonstrate the operation of the simulation core in a suitable way.
Keywords: instruction processing; MIPS architecture; pipelining; web simulator; MIPS architektura; pipelining; webový simulátor; zřetězené zpracování instrukcí

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/207371

Permalink: http://www.nusl.cz/ntk/nusl-504913


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Bachelor's theses