Original title: Automatická verifikace v procesu soubežného návrhu hardware a software
Translated title: Automated Verification in HW/SW Co-design
Authors: Charvát, Lukáš ; Kubátová, Hana (referee) ; Řehák, Vojtěch (referee) ; Vojnar, Tomáš (advisor)
Document type: Doctoral theses
Language: eng
Publisher: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract: [eng] [cze]

Keywords: formální ověřování ekvivalence; Formální verifikace; hazardy v lince zřetězení; jazyk pro popis architektury; mikroprocesor; parametrické systémy; souběžný návrh hardware a software; Architecture Description Language; Formal Verification; Hardware / Software Co-design; Microprocessor; Parametric Systems; Pipeline Hazard; RTL-ISA Equivalence Checking

Institution: Brno University of Technology (web)
Document availability information: Fulltext is available in the Brno University of Technology Digital Library.
Original record: http://hdl.handle.net/11012/188160

Permalink: http://www.nusl.cz/ntk/nusl-412928


The record appears in these collections:
Universities and colleges > Public universities > Brno University of Technology
Academic theses (ETDs) > Doctoral theses
 Record created 2020-07-11, last modified 2020-07-11


No fulltext
  • Export as DC, NUŠL, RIS
  • Share